多路智力竞赛抢答器设计实验报告.docx

1、多路智力竞赛抢答器设计实验报告 课程设计报告多路智力竞赛抢答器设计 院 系： 电气与电子工程学院 班 级： 电信科学类1202 学 号： 1204110206 姓 名： 罗 伟 多路智力竞赛抢答器设计目录一前言11设计内容及要求12实验内容及方法23工作过程简介2二、正文41系统概述42单元电路设计方案和原理说明4抢答器电路设计4定时电路设计63电路的安装与调试84心得与体会9三、元器件明细表10四、参考文献10 前言一、设计内容及要求：设计内容：本课题要求设计一台可供8名选手参加比赛的智力竞赛抢答器。设计要求：1基本功能(1)抢答器同时供8名选手或8个代表队比赛，分别用8个按钮S0 S7表示

2、。(2)设置一个系统清除和抢答控制开关S，该开关由主持人控制。用来控制系统清零（编号显示数码管灭灯）和抢答的开始。(3)抢答器具有锁存与显示功能。即抢答开始后，选手按动按钮，锁存相应的编号，并在编号显示器上显示该编号。同时封锁输入编码电路，禁止其他选手抢答。优先抢答选手的编号一直保持到主持人将系统清除为止。2扩展功能(1)抢答器具有定时抢答功能。要求定时器开始倒计时，并用定时显示器显示倒计时时间。(2)参赛选手在设定时间（30秒）内抢答，抢答有效，同时定时器停止倒计时，编号显示器上显示选手的编号，定时显示器上显示剩余抢答时间，并保持到主持人将系统清零为止。(3)如果定时抢答时间已到，却没有选手

3、抢答时，本次抢答无效，系统封锁输入编码电路，禁止选手超时后抢答，时间显示器显示0。二、实验内容及方法1组装调试抢答器电路。2设计可预置时间的定时电路，并进行组装和调试。当输人1Hz的时钟脉冲信号时，要求电路能进行减计时，当减计时到零时，能输出低电平有效的定时时间到信号。 3完成定时抢答器的联调，注意各部分电路之间的时序配合关系。然后检查电路各部分的功能，使其满足设计要求。三，工作过程简介定时抢答器的总体框图（如图1.1）所示，它由主体电路和扩展电路两部分组成。主体电路完成基本的抢答功能，即开始抢答后，当选手按动抢答按钮时，能显示选手的编号，同时能封锁输入电路，禁止其他选手抢答。扩展电路完成定时

4、抢答的功能。主体电路扩展电路图1如图所示为总体方框图。工作原理为：接通电源后，主持人将开关拨到“清零”状态，抢答器处于禁止状态，编号显示器灭灯，定时器显示设定时间；主持人将开关置;开始状态，宣布“开始”抢答器工作。定时器倒计时，选手在定时时间内抢答时，抢答器完成：优先判断、编号锁存、编号显示。当一轮抢答之后，定时器停止、禁止二次抢答、定时器显示剩余时间。如果再次抢答必须由主持人再次操作“清除”和“开始”状态开关。 正文一、 系统概述如图（一）所示为八路智力竞赛抢答器的总体方框图。其工作原理如下： 抢答器系统原理框图如上所示。它由主体电路和扩展电路两部分组成，主体电路完成基本抢答后，选手按动抢答

5、键时，能显示选手的编号，同时能封锁输入电路，禁止其他选手抢答，扩展电路完成定时抢答的功能二、单元电路设计方案和原理说明抢答器电路设计其原理说明：(1)、抢答电路的功能有两个：一是能分辨出选手按键的先后，并锁存优先抢答者的编号，供译码显示译码电路用；二是要使其它选手按键操作无效。(2)、选用优先编码器74LS148、RS锁存器、译码器4511组成抢答电路(3)、抢答电路工作原理：当控制开关置于“清除”位置时，RS触发器的端为低电平，输出Q4Q1全为低电平。此时4511的=0， 显示器灭灯；74LS148选通输入=0,74LS148处于工作状态，而锁存电路不工作。当控制开关置于“开始”位置时，优先

6、编码电路和锁存电路同时处于工作状态，当有选手按键抢答时，如5号选手优先按5号键，则74LS148输出Y2Y1Y0=010，YEX=0，经RS锁存后，Q1=1， =1，7448工作，Q4Q3Q2=101，经4511驱动译码后，显示器显示数字5。Q1=1使74LS148为高电平。即74LS148禁止工作，封锁其它按键输入，当按下的按键松开后，74LS148的EX为高电平，但由于Q1输出仍为高电平不变，所以74LS148仍处于不工作状态，其它按键的输入信号不被接受，这就保证抢答者的优先性及抢答电路的准确性。如图（二）所示为八路智力竞赛抢答器的抢答电路单元图:定时电路设计节目主持人根据抢答器的难易程度

7、，设计一次抢答的时间，通过预置时间电路对计数器进行预置，选用十进制同步加减计数器74LS192进行设计，计数器的时钟脉冲由秒脉冲电路提供。具体电路如图3。原理及设计：该部分主要由555定时器秒脉冲产生电路、十进制同步加减计数器74LS192减法计数电路、4511译码电路和2个7段数码管即相关电路组成。具体电路如图3所示。两块74LS192实现减法计数，通过译码电路4511显示到数码管上，其时钟信号由时钟产生电路提供。原理及设计：该部分主要由555定时器秒脉冲产生电路、十进制同步加减计数器74LS192减法计数电路、4511译码电路和2个7段数码管即相关电路组成。具体电路如图3所示。两块74LS

8、192实现减法计数，通过译码电路4511显示到数码管上，其时钟信号由时钟产生电路提供。按键弹起后，计数器开始减法计数工作，并将时间显示在共阴极七段数码显示管4511 上，当有人抢答时，停止计数并显示此时的倒计时时间；如果没有人抢答，且倒计时时间到时， 输出低电平到时序控制电路，控制报警电路报警，同时以后选手抢答无效。结合我们的实际经验及考虑到元器件的成本，我们选择的电阻值为R1=15K，R2=68K，C=10uF，代入到上式中即得 ，即秒脉冲。具体电路如图3所示。三、电路的安装与调试 这也过程说起来并不难，但也可以说是比较难的，因为按理说只要把电路图原理弄懂了，按照原理图进行连接电路就行了，而

9、实际上这么多的接口真正的做到每一个都不漏每一个都不会错还是比较难的，而且连起线来也是比较的慢比较的繁琐，第一面包板太小两个人一起连的话感觉相互挡着了，而且连好了彼此也不熟悉对方是怎么连的，到最后检查电路时会很困难，所以我和同组的肖康生就决定我们一个人负责看电路图知道布局和连线，另外一个人就只进行连线，这样以来的话，连起线来就比较的快不会相互挤着，而且还能够避免很多错误，最后实物电路的路线基本上两个人都会比较的熟悉自己是怎么接德鲁，等下检查线路时就会比较的容易。 总的来说，在安装电路的过程中，除了电路的布局要求美观以外，在电路的安装过程中就没有什么难的地方。接下来就是电路的调试了，在电路连接的过

10、程中，我们采取的方法比较的好，连线的速度也比较的快，而且错误也比较的少，所以，在接好先后多电路进行调试时，第一遍我们就已经基本成功了，只是在倒计时环节，倒计时的数据总是无法与设计时的相同，本来设计的是从30到0的倒计时，然而，出现的数字倒计时总是停在39与30两数字之间，而且有的时候甚至还出现的加数计时的现象，数字变到了49，这一步让我们比较的棘手，以为检查连线实在是没有错误，而且对电路进行分块的检查与测试时也并没出现错误，就只是在74LS192这一块芯片上数据输出有问题，地位与高位的Q0有脉冲输出，而Q1、Q2、Q3皆没有脉冲信号出来。想了半天也没结果，我们只能再次对线路进行检查，确认无误后

11、我们决定了暂时放弃检查电路，准备想老师求助，老师帮我们仔细的检查了个芯片的接线与电路工作时各个芯片的管脚的电平，最后也认为我们的电路没连错，但是肯定存在问题，最后经过老师的仔细排查，最终找出了原因，使我们的192号芯片5号端未接高电平，使芯片在4号管脚有减速脉冲输入时5号管脚的加速脉冲要停止工作对其置1。经过改正后我们的电路安装就圆满完成了，而且总体的看来布局和连线方面也做得比较到位，这样电路的安装于调试就基本完成了。四、心得与体会 通过两周的课程设计，使我对数字电路有了进一步的了解，我的理论知识掌握得更扎实，动手能力明显提高。同时，通过网上搜索等多方面的查询资料，我学到许多在书本上没有的知识

12、，也认识到理论联系实践的重要。在制作当中遇到了许多以前没遇到的困难。我们利用许多的方法去解决所遇到的问题。这次设计，让我感受最深的是在仿真的阶段遇到一些的问题，计时电路不能随抢答而停止，以及在实物连接后，抢答电路不能倒计时等问题。最后我们还是老师的帮助下检查出了错误并进行改正的，我觉得我们自己一定要具备一定的检查、排除电路故障的能力。我深刻认识到了“理论联系实际”的这句话的重要性与真实性。而且通过对此课程的设计，我不但知道了以前不知道的理论知识，而且也巩固了以前知道的知识。最重要的是在实践中理解了书本上的知识，明白了学以致用的真谛。在此我要感谢同学们的帮助，我相信这十几天的不懈努力会给我未来的学习带来很多的启发,我会在以后的工作生活中更好的理论联系实际,证明自己的能力。 元器件明细表序号名 称型 号数量备 注1七段译码器451132十进制加减计数器74LS19223555定时器14优先编码器74LS14815RS锁存器74LS279 16与门74LS08 1每个芯片有4个两输入端的与非门7非门74LS04 1每个芯片有6个非门8电阻ROHM 115K9电阻ROHM 110K10电阻ROHM 168K11电容 1100nF12电容 210uF13开关914共阴极显示器3