多功能数字钟的设计与仿真.docx

1、多功能数字钟的设计与仿真题 目: 多功能数字钟的设计仿真与制作 初始条件：利用集成译码器、计数器、定时器、数码管、脉冲发生器和必要的门电路等数字器件实现系统设计。（也可以使用单片机系统设计实现）要求完成的主要任务: （包括课程设计工作量及技术要求，以及说明书撰写等具体要求）1、课程设计工作量：1周内完成对多功能数字钟的设计、仿真、装配与调试。2、技术要求：设计一个数字钟。要求用六位数码管显示时间，格式为00：00：00。具有60进制和24进制（或12进制）计数功能，秒、分为60进制计数，时为24进制（或12进制）计数。有译码、七段数码显示功能，能显示时、分、秒计时的结果。设计提供连续触发脉冲的

2、脉冲信号发生器，具有校时单元、闹钟单元和整点报时单元。确定设计方案，按功能模块的划分选择元、器件和中小规模集成电路，设计分电路，画出总体电路原理图，阐述基本原理。3、查阅至少5篇参考文献。按武汉理工大学课程设计工作规范要求撰写设计报告书。全文用A4纸打印，图纸应符合绘图规范。多功能数字钟的设计1.绪论数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更长的使用寿命，并且可以实现更多的功能，如：定时控制、整点报时、闹钟、触摸报整点时数等，在现实生活中，各种数字钟已得到了非常广泛的使用。数字钟的设计方法有许多种，例如,可用中小规模集成电

3、路组成数字钟，也还可以利用单片机来实现数字钟等。这些方法都各有其特点，其中利用中小规模集成电路组建数字钟，原理简单，但由于集成电路集成度有限，对于需要实现较多功能的电路设计比较复杂，对于制作者焊接和布线有较高的要求。用单片机实现的电子钟具有结构简单，并便于功能的扩展，但需要涉及到汇编以及C语言编写程序，对设计者有较高的要求。本次设计为用中小规模集成电路组成数字钟。3.数字钟的原理框图根据设计要求，可建立数字钟系统组成框图，如图3-1所示，数字中电路系统由主体电路和扩展电路两大部分组成，其中，主体电路完成数字钟的基本计数功能，扩展电路完成数字钟的定时、整点报时扩展功能。秒显示器分显示器时显示器主

4、 体 电 路 扩展电路定时控制秒译码器分译码器时译码器整点报时秒脉冲发生器秒计数器分计数器时计数器校时电路 图3-1 数字钟原理框图该系统的工作原理是：用振荡器产生的高脉冲信号作为数字钟的秒脉冲发生器，秒脉冲接入秒计数器，秒计数器计满60后向分计数器个位进位，分计数器计满60后向小时计数器个位进位并且小时计数器按照“24翻1”的规律计数。计数器的输出经译码器送显示器。计时与实际时间出现误差时电路可以进行校时、校分。扩展电路的整点报时和闹钟功能必须在主体电路正常运行的情况下才能实现。4.电路的设计4.1主体电路的设计主体电路是由功能部件和单元电路组成的，在设计这些电路和选择元器件时，尽量选用同类

5、型的元器件，考虑到CMOS集成电路的承受能力，最好选用TTL集成芯片，整个电路选用芯片应尽可能的少。下面介绍各功能部件与单元电路的设计。4.1.1秒脉冲电路的设计数字电路中秒脉冲发生器是由振荡器产生的，振荡器是数字钟的核心，振荡器的稳定度及频率的精度决定了数字钟计时的准确程度。一般电路中振荡器可由石英晶体振荡器或者555振荡器构成，下面将分别介绍这两种振荡器。1）石英晶体振荡器如图4-1所示，振荡器可由以下石英晶体振荡器构成，石英晶体振荡器震荡频率有石英晶体的频率决定，石英晶体振荡器具有振荡频率精确度高的特点，但由于其起振是由外界干扰产生的，仿真为理想条件，故仿真中无输出波形，得到波形后，还需

6、再分频已得到所需频率波形。图4-1 石英晶体振荡器 图4-2 555振荡器2）555振荡器如图4-2所示，振荡器由555与R、C组成的多些振荡器，由555多些振荡器振荡频率公式可得将C2、R9、R10、RP取适当的值即可得到频率为1HZ的秒脉冲。且RP具有微调电路工作频率的功能，本电路可产生比较精确的脉冲。本次设计采用555振荡器构成秒脉冲发生器。4.1.2时分秒计数器的设计数字钟的计数电路是用两个六十进制计数电路和24进制计数电路实现的。数字钟的计数电路的设计可以用反馈清零法。当计数器正常计数时，反馈门不起作用，只有当进位脉冲到来时，反馈信号将计数电路清零，实现相应模的循环计数。以60进制为

7、例，当计数器从00，01，02，59计数时，反馈门不起作用，只有当第60个秒脉冲到来时，反馈信号随即将计数电路清零，实现模为60的循环计数。下面将分别介绍60进制分秒计数器和24进制小时计数器。1）60进制计数器，电路图如图4-3所示图4-3 60进制计数器电路由两片74LS90和一个与门构成，分别为60进制计数器的十位和个位，十位为六进制，个位为十进制，两者级联构成60进制计数器。当计数器达到59时，在下一个秒脉冲作用下实现反馈清零，电路重新开始下一轮计数。下面对74LS90集成电路加以说明。74LS90是二五十进制计数器，它有两个时钟输入端CPA和CPB。其中，CPA和组成一位二进制计数器

8、；CPB和组成五进制计数器；若将与相连接，时钟脉冲从输入，则构成了8421BCD码十进制计数器。74LS90有两个清零端R0（1）、R0（2），两个置9端R9（1）和R9（2），且均为高电平有效，本次设计即利用清零端实现六进制。74LS90的管脚图如图4-4所示，其BCD码十进制计数时序如表4-5，二五混合进制计数时序如表4-6。图4-4 74LS90管脚图表4-5 BCD码十进制计数时序 表4-6 二五混合进制计数时序2）24进制计数器用74Ls90设计24进制电路与60进制电路原理基本相同，只是把原来60清零改为目前24清零即可，电路如图4-7所示图4-7 24进制电路工作原理与60进制计

9、数部分基本相同，只是当计数器达到23时，在下一个分进位脉冲作用下实现反馈清零，重新开始下一轮计数4.1.3 译码与显示电路的设计译码与显示电路如图4-8所示图4-8 译码与显示电路电路的工作原理：译码是编码的反过程，译码器是将输入的二进制代码翻译成相应的输出信号以表示编码时所赋予原意的电路。常用的集成译码器有二进制译码器、二十制译码器和BCD7段译码器、显示模块用来显示计时模块输出的结果。电路中的主要元件及功能介绍：1）译码器74LS48译码器是一个多输入、多输出的组合逻辑电路。它的工作是把给定的代码进行“翻译”，变成相应的状态，使输出通道中相应的一路有信号输出。译码器在数字系统中有广泛的用途

10、，不仅用于代码的转换、终端的数字显示，还用于数字分配，存储器寻址和组合控制信号等。译码器可以分为通用译码器和显示译码器两大类。在本电路中用的译码器是共阴极译码器74LS48，用74LS48把输入的8421BCD码ABCD译成七段输出a-g，再由七段数码管显示相应的数。 74LS48的管脚图如图4-9。在管脚图中，管脚LT、RBI、BI/RBO都是低电平是起作用，作用分别为：LT为灯测检查，用LT可检查七段显示器个字段是否能正常被点燃。BI是灭灯输入，可以使显示灯熄灭。RBI是灭零输入，可以按照需要将显示的零予以熄灭。BI/RBO是共用输出端，RBO称为灭零输出端，可以配合灭零输出端RBI，在多

11、位十进制数表示时，把多余零位熄灭掉，以提高视图的清晰度。也可用共阴译码器74LS248，CD4511。图4-9 74LS48管脚图（2）显示器SM421050N在此电路图中所用的显示器是共阴极形式，阴极必须接地。SM421050N的管脚功能图如图4-10所示图4-10 SM421050N管脚图4.1.4校时电路的设计校时电路的作用是：当数字钟接通电源或者出现误差时，校正时间。校时是数字钟应具有的基本功能。一般电子表都具有时、分、秒等校时功能。为了使电路简单，在此设计中只进行分和小时的校时。校时电路如图4-11所示。校时电路工作原理：设计要求电路校时时，应不影响原电路正常工作。当单刀双掷开关SW

12、1拨至上端时，SR触发器输出为“0”，与非门U16：A和U16：B被截止，按钮开关1和按钮开关2产生的脉冲电平被屏蔽，此时电路能正常工作，且校时功能不起作用，此功能可用来防止因错误操作而导致时钟出错。当SW1拨至下端时，SR触发器输出为“1” 与非门U16：A和U16：B打开，在无按钮开关1和按钮开关2产生的脉冲电平时，非门U16：A和U16：B输出“0”，此时电路正常工作，在按钮开关1或按钮开关2按下并松开瞬间，U16：A和U16：B输出“1”，经过异或门之后，即可产生脉冲，即实现了电路的校时功能，且不影响电路正常工作。按钮开关1和按钮开关2分别控制时校时和分校时。图4-11 校时电路4.1

13、.5主体电路图主体电路图如图4-12所示图4-12 主体电路图4.2功能扩展电路的设计4.2.1定时控制电路的设计设计要求：电路具有显示闹钟定时时间功能，当电路到达设定的时刻时发出闹钟信号，持续时间为一分钟，一分钟过后，闹钟停止，数字钟继续记时。且具有电路止闹功能，即闹钟时可以是闹钟停止，也可提前将停止闹钟功能，使电路不再闹时。设计思路：定时电路的控制应有三部分组成，一部分由计数器在外界人工操作下设置闹钟时刻，一部分由锁存电路构成，锁存计数器设置的时刻，第三部分由比较报时电路构成，由设计要求可知，当比较器输入的闹钟的时分与数字钟基本电路的时分时刻相同时比较发出闹钟信号，驱动蜂鸣器或发光二极管发

14、出声或光闹钟信号1)闹钟时刻设置部分闹钟部分电路图如图4-13所示图4-13 闹钟时刻设置电路工作原理说明：闹钟时刻只有时和分，其工作原理与基本电路的校时电路完全相同。在单刀双掷开关拨至下面时，按钮开关分别控制时和分的定时时刻设置。2)锁存部分锁存部分电路如图4-14所示图4-14 锁存部分电路工作原理：锁存器74LS373为八输入锁存器当使能端OE为“0”时且LE为“1”输出Qn等于输入Dn，当OE为“1”时锁存器输出高阻态可以通过开关SW4控制锁存器的片选功能，使显示器显示闹钟定时时刻或者数字钟正常时间。图中当开关拨至上端时，显示正常时间，开关拨至下端时，显示器显示闹钟定时时刻。图4-15

15、和4-16分别为锁存器74LS373的功能表和管脚图。图4-154LS373功能表图4-16 74LS373管脚图。3)比较报时部分比较报时部分电路如图4-17所示图4-17 比较报时部分电路如图4-17工作原理：分别把闹钟定时时刻和始终时刻输入两片比较器74LS85中当且仅当两片输入时和分相等时QA=B输出“1”，此时驱动扬声器发声，发光二极管发光。可持续一分钟，直到时钟秒进位，时钟分钟加1。闹钟到时间时，断开开关，则闹钟停止，次开关可以控制闹钟的断和开。图4-18和4-19分别为锁存器74LS373的管脚图和功能表。图4-18 74LS373管脚图图4-19 74LS373功能表4.2.2

16、整点报时电路的设计设计要求：要求电路具有整点报时功能，当时钟电路为59分时，从50秒开始，每隔一秒钟响一次直到进位变为00分。设计思路：可利用一与门将时钟分59为“1”的输出端与秒十位为5时为“1”的输出端与时钟脉冲信号与在一起，当条件符合时，电路即可以报时，报时信号可以是声音报时和光报时两种。整点报时电路如图4-20所示图4-20 整点报时电路工作原理：在秒脉冲作用下，电路开始正常计数。当计数达到59分50秒时，在秒脉冲作用下，与非门输入全为“1”此时与非门输出“0”，经反相器后输出为“1”，高电平驱动扬声器发出声音，同时发光二极管开始发光，发出整点报时信号。由于接入秒脉冲信号，扬声器发声和

17、发光二极管的工作频率均为1Hz，持续10秒钟后，停止整点报时。图中所用74LS30、74LS08、74LS04管脚图分别如图4-21、4-22、4-23所示。图4-21 74LS30管脚图图4-22 74LS08管脚图图4-23 74LS04管脚图4.3整体电路的设计将以上主体电路和扩展电路经过适当的排列，组合连接为整体电路图，整体电路图如图4-24所示图4-24 整体电路图5.整体电路的仿真用Proteus软件绘制好电路图，开始运行，经过多次调试和改装，电路终于能正常运行，并实现设计要求所有功能。图5-1为仿真运行过程中显示部分图。图5-1 仿真运行过程中显示图6.电路功能测试以及常见问题解

18、决本法6.1电路功能测试按照设计要求，逐项测试电路功能1）数字钟计数功能测试：接通电源，在秒脉冲的作用下，电路开始计数，且时、分、秒分别为24、60、60进制。计数功能符合设计要求。2）校时功能测试：在显示时钟时间时，按动时钟调时、时钟调分按钮开关时，时、分均可以调节，且不按动时，计数电路能正常工作，校时功能符合设计要求。3）整点报时功能测试：电路基数时，当时钟到达59分50秒时，电路发出整点报时信号，频率为1Hz，持续10秒钟后，报时停止。整点报时功能符合设计要求。4)闹钟功能测试：切换显示开关，使显示器显示闹钟时刻，通过定时开关调节定时的时和分，当时钟到达定时时刻时，扬声器响起，发光二极管

19、发光，频率均为1Hz。闹钟时间为1分钟。断开闹钟控制开关，闹钟停止。切换显示开关至时钟部分，时钟部分能继续正常工作。闹钟功能符合设计要求。6.2常见问题解决办法由于不熟悉本设计电路构造，经常会有一些误操作导致不能得到想要结果，这里特此列举出一些常见问题及其解决办法。1）操作时钟调校正按钮时，显示器显示数据不改变，且到60秒时分位依然不改变，解决办法：此时显示器显示的时间为闹钟时间应切换显示开关，再调节校正按钮即可。2）显示开关已切换至时钟显示，操作时钟调校正按钮时，显示器显示数据依然不改变，分、时电路可以正常进位。解决办法：此时校时开关处于锁定状态，不能校时，切换校时开关即可解决问题。3）定时电路可以正常定时，时钟电路也可以正常计时，但当时钟到达定时时刻时，没有闹钟信号发出，扬声器没有声音，发光二极管不发光，且此时正点报时也不起作用。解决办法：此时闹钟控制开关处于断开状态，把此开关闭合问题即得到解决。