光网视4V1E数据处理系统V10软件代码说明书.docx

1、光网视4V1E数据处理系统V10软件代码说明书光网视4V1E数据处理系统V1.0软件代码说明书1引言 光网视4V1E数据处理系统V1.0软件设计是利用VHDL语言编程，使CPLD实现所需功能。即在发射板上实现发送信号的2路视频信号的一次复用和接收信号的数据信号的二次分接；在接收板上实现接收信号的2路视频信号的二次分接和发送信号的控制信号的一次复用。 复分接技术是时分复用TDM（Time Division Multiplexing），是一种通过不同信道或时隙中的交叉位脉冲，同时在一个通信媒体上传输多个数字化数据、视频信号等的技术。把一个传输通道进行时间分割，以传送若干话路的信息，把N个话路设备接

2、到一条公共的通道上，按一定的次序轮流带给各个设备分配一段使用通道时间。当轮到某个设备时，这个设备与通道接通，执行操作。与此同时，其他设备与通道的联系均被切断。待指定的使用时间间隔一到，则通过时分多路转换开关把通道联接到下一个要连接的设备上去。 时分复用方法就是将提供给整个信道传输信息的时间划分成若干时间片（简称时隙），并将这些时隙分配给具体的一个信号源使用，每一路信号在自己的时隙内独占信号进行数据传输。时分复用技术的特点是时隙事先规划分配好且固定不变，所以有时也要同步时分复用。其优点是时隙分配固定，便于调节控制，适于数字信息的传输；缺点是当某信号源没有数据传输的时候，它所对应的信道会出现空闲，

3、而其他繁忙的信道无法占用这个空闲的信道，因此会降低线路的利用率。当然，光网视4V1E数据处理系统V1.0应用光纤传输数据，速度很快，及时有些时隙没有数据传输，也不会影响到其他时隙传输速率。时分复用技术有着非常广泛的应用，电话就是其中最经典的例子，此外时分复用技术在广电也同样得到了广泛的应用，这也是该系统采用时分复用技术的原因。2光纤通道8B/10B的编解码原理 8B/10B方式最初由IBM公司发明并应用于ESCON（200M互连系统），由AI Widmer和Peter Franaszek在IBM的刊物研究与开发上描述。 8B/10B编码的特性之一是保证DC平衡，采用8B/10B的编码方式，可使

4、得发送的“0”“1”数量保持基本一致，连续的“1”或“0”不超过5位，及每5个连续的“1”或“0”后必须插入一位“0”或“1”，从而保证信号DC平衡。它就是说，在链路超时时不致发生DC失调。通过8B/10B编码，可以保证传输数据串在接收端能够被正确复原，除此之外，利用一些特殊的代码（在PCI-Express总线中为K码），可以帮助接收端进行还原的工作，并且可以在早期发现数据位的传输错误，抑制错误继续发生。 8B/10B编码是目前许多高速串行总线采用的编码机制。8B/10B编码的实现方法是将一组连续的8位数据分解成两组数据，一组3位，一组5位，经过编码后分别成为一组4位的代码和一组6位的代码，从

5、而组成一组10为的数据发送出去。相反，解码是将一组10位的输入数据分解成两组数据，一组6位，一组4位，经过解码后分别组成一组5位和一组3位的代码，从而组成一组8位的数据待处理。38B/10B的编解码实现 318B/10B的编解码方法 8B/10B编码时将拟发送的8bit字节ABCDEFGH分割成EDCBA合HGF两部分，其中E和H为这两部分的最高位，而编码后生产对应的iedcba和jhgf两部分字符，其中i和j这两部分的最高位。即将8B/10B编码分为5B/6B编码和3B/4B编码两部分。编码的映射规则如图3.1所示图3.1 编码映射规则 8B/10B编码具有直流平衡特性的原因是引入了Disp

6、arity来使数据流中的0和1达到平衡。Disparity值等于数据流中0和1的个数之差，当Disparity值为0的时候成为中性。如果编码后的6bit数据和4bit数据都为中性，那么整个的10bit数据就是中性的。如果每一个10bit数据都是中性的，那么整个光纤传输就可以达到直流平衡。但这种情况是无法实现的。因为4bit数据中有6种情况是Disparity中性：0011,0101,0110,1001,1010,1100。6bit数据有20种情况是Disparity中性：000111,001011,001101110100,111000。这样合成的10bit数据只有120种情况是Dispari

7、ty中性。而8bit数据有256种情况，显然不能满足所有8bit数据的要求，所以必须将一部分Disparity等于2或-2（10bit数据Disparity值只能为偶数）的数据作为补充达到满足所有8bit数据的要求。 此编码引入Run Disparity（RD）来承接数据流中单位字节编码的作用。RD是对编码后的数据流的Disparity的统计。如果1的个数大于0的个数RD为正，否则为负。硬件电路上电后，发送端初始的RD为负，源码3B在前，5B在后，编码6B在前，4B在后。RD取值规则如下： 1、5B/6B的RD值由一个字节编码RD值决定。 2、3B/4B的RD值由前一个5B/6B编码的RD值决

8、定。 3、整个字节的RD值由本字节3B/4B编码的RD值决定。 RD运算规则如下： 1、编码后的任意一个子模块的Disparity大于0则新生成的RD为正。 2、编码后的任意一个子模块的Disparity小于0则新生成的RD为负。 3、编码后的任意一个子模块的Disparity小于0则新生成的RD由其前一个子模块的RD决定。 32编码器设计 8B/10B编码的设计重点是在光纤通信的过程中保证直流平衡，由于Disparity为中性的值不能满足所有8bit数据的要求，故每一位8bit数据对应两个10bit编码值，根据RD选取合适的10bit编码值进行传输。光网视4V1E数据处理系统V1.0采用8位

9、输入10位输出方式，时钟采用自动同步时钟信号与CPLD时钟同步。将编码对应的两组10bit数据，即RD+列和RD-列分别存储到两个ROM中。10bit编码的选取根据其RD的正负值来决定，在求出一个10bit字节编码的同时，需求出本字节的RD正负，进而确定下一个字节编码的RD正负，确定此编码在哪个ROM中选取。这里将RD的正负值定义为1和0，初始值将RD设置为0，对求出的10bit数据进行10位的异或求值，等于1说明此10bit数据的Disparity是中性的，下一个字节的RD值与本字节RD值相同，下一个编码字节在同一个ROM中选取；如果异或值等于0说明此10bit数据的Disparity不是中

10、性的，下一个字节的RD值与本字节RD值相异，编码字节在另一个ROM中选取。 33解码器设计 8B/10B的解码器设计是针对一组8bit信号编码得出两组10bit信号，根据RD的正负，选取合适的10bit编码进行传输，简言之是一编二。这样的接收端接收到的10bit信号就可以按照相应的对应关系反解出8bit信号，简言之是二解一。 由8B/10B编码规则可知，将编码方法是将8B/10B编码分解成3B/4B和5B/6B两个编码形式。故8B/10B的解码规则就可以将10bit信号分解成4bit和6bit，再对其进行3B/4B和5B/6B解码，得到3bit和5bit信号，合成恢复原8bit信号。8B/10

11、B解码映射规则如图3.3所示：图3.3 解码映射规则 由于是二选一解码，两个6bit信号对应一个5bit信号，两个4bit信号对应一个3bit信号，再将5bit信号和3bit信号合成8bit信号就可得到原始信号。4硬件电路光网视4V1E数据处理系统V1.0所应用的数字光端机的硬件部分主要有视频信号的采集、处理、发送和接收，控制信号的电平转换，使用CPLD 对数字信号进行复分接和利用 LVDS 技术对信号高速串化、解串化以及信号的电光、光电转换。 选用 CPLD 对数字信号进行复分接，因为CPLD 是基于 EEPROM 工艺，以 Micro Cell（包括组合部分与寄存器）为基本单元。具有非挥发

12、特性，可以重复写入。CPLD 的编程采用 E2PROM 或 FASTFLASH 技术，无需外部存储器芯片，使用简单，编程次数可达 1 万次，系统断电时编程信息也不丢失，并且程序保密性好。 光网视4V1E数据处理系统V1.0所应用的数字光端机的发射板是将两路无压缩视频信号进行高分辨率的数字化 ，与一路发射数据信号一起形成高速数字流 ，然后将多路正向数字流通过CPLD器件，运用 VHDL 语言编程，实现正向数据的一次复接，并运用LVDS技术将复接后的数据转换为高速差分信号后通过光电一体模块进行发送。另一端的接收光端机进行接收解复用，数模转换、电平转换恢复成模拟视频信号和数据信号。以及将反向传输的数

13、据信号发送到光电一体模块进行发送。发射板硬件结构设计图如图 4.1 所示，接收板硬件结构设计图如图 4.2 所示。图 4.1 发射板硬件结构设计图图 4.2 接收板硬件结构设计图5软件设计51视频软件设计511发射端软件设计 在发送端，由云台上摄像机采集到的视频信号经过视频硬件模块处理，转换成8bit的数字信号发送到CPLD中。当有信号进入到ADC时，CLAMP脚为低电平。根据这个条件，将CLAMP脚接到CPLD上，对其进行检测，当发现其为低电平时，确认有信号输入，这是将ADC发出的8bit数字信号存入程序设定的视频寄存器中，待处理。当发现其为高电平时，将CPLD内视频寄存器置“0000000

14、0”，避免干扰信号输入。 运用时分复用思想，将两路视频信号分两个时隙在光纤中传输。两个时隙用COU进行分辨，也就是将COU的值在0和1之间来回循环，后续程序利用COU的两个值来进行时隙区分。 两路视频信号前一路在一个时隙中传输，后一路在另一个时隙中传输。这样每个时隙被一路视频信号占用8bit2=16bit带宽。该方案选用24bit的LVDS串化器，每个时隙还空余8bit带宽，为控制信号的传输使用。 为了使接收端准确分辨出两个时隙的信号，光网视4V1E数据处理系统V1.0采用了标记位的方法对两个时隙加以区分，很好的避免了在接收端错误接收数据的问题。标记位的思想是在每一个发送时隙内，对固定的位置赋

15、予不同的值，进而在接收端可以接受检测这一固定位置的赋值，确定发送端所发送的数据。光网视4V1E数据处理系统V1.0采用从24bit带宽中拿出高两位做判断位，当前路视频传输时，判断位置“11”；当后路视频传输时，判断位置“00”。 511接收端软件设计 在接收端，为了保证接收信号的速度和发射速度相同，需要将接收到的时钟频率二分频。 根据发射端时隙的判别设定，需要将两位判断位读入到判断寄存器中，并对其判断，进而确定接收到的信息。 按照发送端的发送规则，判断位为“11”的时隙传送前路视频，判断位为“00”的时隙传送后路视频。在接收端LVDS解串器有数据输出时，其内部LOCK为“1”，根据这个规则可判

16、断出什么时候有信号输入。将光纤传输来的两路视频信号分别存放在接收端CPLD的2个寄存器中，如无信号发送将8bit寄存器置“00000000”，为进一步的信号灯判断做准备。 为了保证发射到寄存器内的数据在下一次发送前传输出去，这就需要寄存器发送数据早于接收数据，光网视4V1E数据处理系统V1.0设定间隔为半个时钟，也就是说读入和输出相差半个时钟间隔，避免可能引起的干扰。52控制软件设计 光网视4V1E数据处理系统V1.0传输的控制信号是键盘和云台之间RS485的通信信息。发射端软件设计是将所要传输的数据接收并存储在CPLD寄存器中，根据时分复用规则，在与视频信号不通的时隙传输。接收端根据标记位的

17、信息判断出数据信号，并接收存入到接收存储器中，通过电平转换传输到云台中。 数据信号的防抖动是传输过程中软件设计所需要解决的关键问题。抖动具有随机成分和确定性成分，传输数据波形的上升沿因前面码元的影响而偏离标准时刻，这种符号间的干扰改变了当前的码元渡越时间，产生了确定型抖动的部分。硬件设计上数据传输只有电平转换的过程，高速采样时钟和数据信号不同步产生抖动，影响传输的准确性。 光网视4V1E数据处理系统V1.0设计中加入了去抖动程序，有效的杜绝了数据信号的确定性抖动。这种方法可称为连续三位则多判断法，由于抖动是在极短时间内产生并消失的，程序取连续三位数据信号进行判断，当高电平的个数多于低电平的个数

18、时，判断此低电平为抖动产生，忽略此低电平。当低电平的个数多于高电平的个数时，判断此高电平为抖动产生，忽略此高电平。53信号灯软件设计 光网视4V1E数据处理系统V1.0应用硬件上共有五种类型的信号指示灯：电源指示灯，系统运行指示灯，视频指示灯，数据指示灯，光纤指示灯。 电源指示灯通过电源直接控制。光端机上电，指示灯点亮；数字光端机断电，指示灯熄灭。 系统运行灯由软件编程控制。当CPLD正常工作时，指示灯以2Hz频率闪烁，CPLD死机或者损坏指示灯常亮或者熄灭。 视频指示灯由软件编程控制。发射端有视频信号输入到ADC时，CLAMP脚为低电平，指示灯点亮；无信号时CLAMP脚为高电平，指示灯熄灭。

19、接收端，为了防止干扰在没有信号传输时，已经将发送寄存器置“00000000”，可以通过读取接收寄存器内数据来判断是否有信号传输。如果在任何位置有高电平存在，就表示有视频信号传输，此时点亮视频指示灯，否则熄灭。 数据指示灯同样依据数据寄存器内所存储的信息决定，任何一位寄存器中有高电平即可判断有数据信号传输，对应信号灯点亮。 当光电一体化转换模块发射模块和接收模块光纤连接后，光电一体化转换模块连接识别脚置高电平，反之置低电平。所以，当连接识别脚为高电平时，光纤指示灯点亮，光纤连接正确。反之光纤指示灯熄灭，光纤连接有误。6结束语 光网视4V1E数据处理系统V1.0应用于数字光端机，该数据处理系统以CPLD为硬件核心 ，运用LVDS技术，将远端视频信号，RS485控制信号通过光纤传输到远端。该系统应用于数字光端机以来，图像传输稳定可靠，视频信号非常清晰。数据无误码现象。软件系统整体运行良好。