最新计算机专业硕士研究生入学试题组成原理北京邮电大学 硕士研究生入学考试试题.docx

1、最新计算机专业硕士研究生入学试题组成原理北京邮电大学 硕士研究生入学考试试题北京邮电大学 97 年硕士研究生入学试题 1已知：Y补=Y0.Y1Y2Yn 求证：-Y补=Y0.Y1Y2Yn+2-n 证明：若 Y为正值 则依定义有：Y=Y补=Y0.Y1Y2Yn -Y补=2+-Y=2+（-Y0.Y1Y2Yn） =2-Y0.Y1Y2Yn =Y0.Y1Y2Yn+2-n 若 Y为负值 则依定义有：Y=2-Y补=2-Y0.Y1Y2Yn -Y补=Y=2-Y0.Y1Y2Yn =Y0.Y1Y2Yn+2-n 所以命题成立。 2已知：X= - 0.1011*2-010 Y= + 0.1101*2-011 用变形补码求

2、X-Y=？ 依题意： MX补 = 11.0101 EX补 = 11.110 MY补 = 00.1101 EY补 = 11.101 解：（1）对阶 E = EX补- EY补 = 11.110- 11.101=00.0010 E(X-Y)补 = EY补 +E = 11.110 MY补 = 00.01101 （2）尾数相减 M(X-Y)补 = MX补 - MY补 =11.0101 - 00.01101=10.11101 （3）规格化 M(X-Y)补 =11.011101 E(X-Y)补 =11.111 （4）0舍1入处理 M(X-Y)补 =11.0111 （5）判别溢出 E(X-Y)补 =11.10

3、1 无溢出 所以：X-Y= - 0.1001*2-001 3. 某机CPU可提供16条地址线，8条数据线，1条控制线（R/W），R/W = 1表示读，R/W = 0表示写。现用存储器总容量为8KB。拟采用2K*4位的RAM芯片。 （1）画出CPU与RAM之间的连接图。 （2）说明该RAM的地址范围。 该RAM的地址范围为0000H-1FFFH 4. 某机主存容量为64K*16位，采用单字长，单地址指令，共有60条。试采用直接、间接、变址、相对这四种寻址方式设计指令格式，并说明每一种寻址方式的寻址范围及有效地址计算方法。 依题意：指令为单字长，即指令长度为16位。 指令共有60条，即指令的操作码

4、字段需要6位（26=64）。 指令有四种寻址方式，即寻址方式的控制码需要2位（22=4）。 指令为单地址指令，即指令的地址码字段有8位（16-6-2=8）。 假设： I = 00 为直接寻址方式，其寻址范围为 28=256B。有效地址为 A 。 I = 01 为间接寻址方式，间址寄存器默认为C（16位），其寻址范围为216*28=16MB。有效地址为 C+A 。 I = 10 为变址寻址方式，变址寄存器默认为D（16位），其寻址范围为216*28=16MB。有效地址为 D+A 。 I = 11 为相对寻址方式，其寻址范围为 28=256B。有效地址为 PC+A 。 5. 某微程序控制器中，采用

5、水平型直接控制微指令格式，断定方式，已知全机共有微命令20个，可判定的外部条件有4个，控制存储器容量为128*30位。 （1）设计出微指令具体格式。 依题意：控制存储器容量为128*30位，即微指令字长为30位，下址字段需7位（27=128）。 全机共有微命令20个，即微指令的控制字段为20位。 可判定的外部条件有4个，即微指令的转移条件码需2位（22=4）。 微指令具体格式如下： （2）画出该控制器结构框图。北京邮电大学 98 年硕士研究生入学试题 1已知：X= - 7. 25 Y= + 28.5625 （1）将X、Y分别转换成二进制浮点数（阶码占4位，尾数占10位，各包括一位符号位） 解：

6、X= - 7. 25 = （- 111. 01）2 = - 0. 111010000* 2 0011 Y= + 28.5625 = （11100. 1001）2 = 0. 111001001* 2 0101 （2）用变形补码求 X-Y=？ 依题意： MX补 = 11.000110000 EX补 = 00.011 MY补 = 00.111001001 EY补 = 00.101 解：（1）对阶 E = EX补- EY补 = 00.011- 00.101=11.010 0 E(X-Y)补 = Ex补 +E = 00.101 Mx补 = 11.110001100 （2）尾数相减 M(X-Y)补 = M

7、X补 - MY补 =11.110001100 - 00.111001001 =10.111000011 （3）规格化 M(X-Y)补 =11.0111000011 E(X-Y)补 =00.110 （4）0舍1入处理 M(X-Y)补 =11.011100010 （5）判别溢出 E(X-Y)补 =00.110 无溢出 所以：X-Y= - 0.100011110*20110 2某机字长32位，浮点数表示时，阶码占8位，尾数占24位，各包括一位符号位。问： （1）带符号定点小数的最大表示范围是多少？ 答：0. 11111111111111111111111*20 X -0. 1111111111111

8、1111111111*20 即: 1-2-23 X - ( 1-2-23 ) （2）带符号定点整数的最大表示范围是多少？ 答：11111111111111111111111*21111111 X - 11111111111111111111111*21111111 即: (223 -1)*2127 X - ( 223 -1 )*2127 （3）浮点数表示时，最大的正数是多少？ 答：11111111111111111111111*21111111 即: (223 -1 )*2127 （4）浮点数表示时，最大的负数是多少？ 答： - 0.00000000000000000000001*2-1111

9、111 即: - 2-23 *2-127 = - 2-150 （5）浮点数表示时，最小的规格化正数是多少？ 答：0.10000000000000000000000*2-1111111 即: 0.1*2-127 = 2-128 3. 已知：X原=X0.X1X2Xn （-1X0） 求证：X补=X0.X1X2Xn+2-n 证明：因为 X为负值 X0 = 1 则依定义有：X= - 0.X1X2Xn X补=2+X=2+（- 0.X1X2Xn ） =2-0.X1X2Xn =1.X1X2Xn+2-n =X0.X1X2Xn+2-n 所以命题成立。 4. 计算机系统中，CPU与I/O设备交换信息的方式有哪几种？

10、分别说明它们的主要特点。 答：一般将CPU与I/O设备交换信息的方式分为五种。 （1）程序直接控制方式 特点： 控制方式简单。 CPU与外围设备只能串行工作，使CPU的大量时间用于等待空闲状态，而降低系统效率。 （2）程序中断控制方式 特点： 用于低速的I/O设备，可使工作效率大大提高。 用于高速的I/O设备成批交换数据时，会造成数据丢失。 （3）DMA控制方式 特点： 在高速的I/O设备与主存之间建立直接的数据交换通道来成批交换数据，仅在数据块传送的始末需CPU干预。 需要有专门的硬件DMA控制器，在外围设备较多是，会引起访问主存的冲突，增加管理和控制的难度。 （4）I/O通道控制方式： 特

11、点： 能独立地执行用通道命令编写的I/O控制程序。 需要在CPU的I/O指令指挥下启停或改变工作状态。 （5）外围处理机控制方式： 特点： 用一个外围处理机（或者就是一台通用计算机）来管理外部设备。 能独立于主机工作。 5. 某机CPU可寻址的最大空间为64KB，存储器按字节编址，CPU的数据总线宽度为8位，可提供一个控制信号为RD。目前系统中使用的存储器容量为8KB。其中：4KB为ROM，拟采用2K*8位的ROM芯片，其地址范围为0000H-0FFFH。4KB为RAM，拟采用4K*2位的RAM芯片，其地址范围为4000H-4FFFH。 （1）需ROM和RAM芯片各多少片？ 解：依题意 ROM

12、为4KB，拟采用2K*8位的ROM芯片，则需ROM芯片为2片，进行位扩展。 RAM为4KB，拟采用4K*2位的RAM芯片，则需RAM芯片为4片，进行字扩展。 （2）画出CPU与存储器之间的连接图。北京邮电大学 99 年硕士研究生入学试题 1已知：X= - 0.X1X2Xn 求证：X补= 1 .X1X2Xn+0. 00.01 证明：因为 X为负值 则依定义有：X补=2+X=2+（- 0.X1X2Xn ） =2-0.X1X2Xn =1.X1X2Xn+2-n =1.X1X2Xn + 0. 00.01 所以命题成立。 2已知：X= - 0. 1000101*2-111 Y= + 0.0001010*2

13、-100 （1）用补码运算求 X+Y=？并判断是否产生溢出？ 依题意： MX补 = 11.0111011 EX补 = 11.001 MY补 = 00.0001010 EY补 = 11.100 解： 对阶 E = EX补- EY补 = 11.001- 11.100=11.101 0 E(X+Y)补 = Ex补 +E = 11.100 Mx补 = 11.1110111011 尾数相加 M(X+Y)补 = MX补 + MY补 = 11.1110111011 + 00.0001010 = 00.0000001011 规格化 M(X+Y)补 =00.1011 E(X+Y)补 =10.110 0舍1入处理

14、 M(X+Y)补 =11.011100010 判别溢出 E(X-Y)补 =10.110 溢出 （2）用补码运算求 X-Y=？并判断是否产生溢出？ 依题意： MX补 = 11.0111011 EX补 = 11.001 MY补 = 00.0001010 EY补 = 11.100 解： 对阶 E = EX补- EY补 = 11.001- 11.100=11.101 0 E(X+Y)补 = Ex补 +E = 11.100 Mx补 = 11.1110111011 尾数相减 M(X-Y)补 = MX补 - MY补 =11.1110111011 - 00.0001010 =11.1101101011 规格化

15、 M(X-Y)补 =11.01101011 E(X-Y)补 =11.010 0舍1入处理 M(X-Y)补 =11.0110110 判别溢出 E(X-Y)补 =11.010 无溢出 所以：X-Y= - 0.1001010*2-110 3某机字长32位，共有机器指令100条，指令单字长，等长操作码。CPU内部有通用寄存器32个，可作变址寄存器用，存储器按字节编址，指令拟用直接寻址、间接寻址、变址寻址和相对寻址等四种寻址方式。 （1）分别画出采用四种不同寻址方式的单地址指令的指令格式。 （2）采用直接寻址和间接寻址方式时，可直接寻址的存储器空间各是多少？ （3）写出四种寻址方式下，有效地址E的表达式

16、。 答：依题意 机器字长32位，指令单字长。即：指令字长为32位。 机器指令100条，等长操作码。即：指令的操作码字段长为7位（27=128）。 通用寄存器32个，可作变址寄存器用。即：变址寄存器的编码需5位（25=32）。 指令拟用直接寻址、间接寻址、变址寻址和相对寻址等四种寻址方式。即：寻址方式的编码需2位（22=4）。 假定寻址方式的编码为： 00直接寻址、01间接寻址、10变址寻址、11相对寻址。 则直接寻址方式的单地址指令的指令格式为： 可直接寻址的存储器空间为223=8MB 有效地址E = 指令中的地址码 间接寻址方式的单地址指令的指令格式为： 可直接寻址的存储器空间为28*223

17、=2GB 有效地址E = 指令中的地址码 + 间址寄存器的内容 变址寻址方式的单地址指令的指令格式为： 有效地址E = 指令中的地址码 + 变址寄存器的内容 相对寻址方式的单地址指令的指令格式为： 有效地址E = 指令中的地址码 + 程序计数器PC的内容 4. 某机采用微程序控制方式，微指令字长为24位，采用水平型编码控制的微指令格式，断定方式，共有微命令30个构成4个相斥类，各包含5个，8个，14个和3个微命令，外部条件有4个。 （1）控制存储器的容量应为多少？ （2）设计出微指令的具体格式。 答：依题意 共有微命令30个构成4个相斥类 其中：包含5个微命令（另加一个不发微命令的编码），需3

18、位编码。 包含8个微命令（另加一个不发微命令的编码），需4位编码。 包含14个微命令（另加一个不发微命令的编码），需4位编码。 包含3个微命令（另加一个不发微命令的编码），需2位编码。 即：控制字段共需13位。 断定方式，外部条件有4个 ，即：转移条件码需2位，转移判定1位。 微指令字长为24位，即：下址字段为24-13-2-1=8位。 可得：控制存储器的容量应为28=256*24位。 微指令的具体格式如下： 5. 某机CPU可输出数据线8条，地址线20条（A19-A0），控制线1条（WE）。目前使用的存储空间为48KB。其中：16KB为ROM，拟采用8K*8位的ROM芯片，32KB为RAM，

19、拟采用16K*4位的RAM芯片。 （1）需ROM和RAM芯片各多少片？ 解：依题意 ROM为16KB，拟采用8K*8位的ROM芯片，则需ROM芯片为2片，进行位扩展。 RAM为32KB，拟采用16K*4位的RAM芯片，则需RAM芯片为4片，进行字位同时扩展。 （2）画出CPU与存储器之间的连接图。 （3）写出ROM和RAM的地址范围。 ROM的地址范围为：0000H-3FFFH RAM的地址范围为：4000H-BFFFH北京邮电大学2000年硕士研究生入学考试试题 一、（计算机组成原理）（10分） 已知 X12.75，Y25.375， 请用变形补码计算XY？XY？并判定是否产生了溢出？ 二、（

20、计算机组成原理）（5分） 已知：X补 =1.X1X2X3X4X5X6 求证：X原=1.X1X2X3X4X5X6 + 2-6 三、（计算机组成原理）（10分） 某机字长32位，存储器按字节编址，CPU可提供数据总线8条（D7-D0），地址总线18条（A17-A0），控制线1条（WE），目前使用的存储空间为16KB，全部用4Kx4（位）的RAM芯片构成，要求其地址范围为08000H0BFFFH （可有地址重叠区）。 请回答下列问题： （1）该CPU可访问的最大存储空间是多少？ （2）目前使用的存储空间需要多少个上述 RAM芯片？ （3）画出CPU与RAM芯片之间的连接图（要求用138译码器实现地址

21、译码） （4）如果该系统中存储器按字编址，那么该CPU可访问的最大存储空间是多少？ 四、（计算机组成原理）（5分） 某计算机系统采用的中断系统中，禁止中断嵌套，请用框图形式说明一次中断处理的全过程，并作简要说明。 五、（计算机组成原理）（12分） 某机字长对位，指令单字长，指令系统中具有二地址指令、一地址指令和零地址指令各若干条，已知每个地址长12位，采用扩展操作码方式，问该指令系统中的二地址指令，一地址指令、零地址指令各最多能有多少条？ 六、（计算机组成原理）（8分） 某机字长32位，定点表示时，最高位为符号位，浮点表示时，阶码占10位，尾数占22位（各包含一位符号位，要求用补码考虑数的大小

22、）。 请回答下列问题： （l）带符号定点小数的表示范围是多少？ （2）浮点表示时，负数的表示范围是多少？北京邮电大学 2001年硕士研究生入学考试试题 一、（计算机组成原理）（ 5分） 已知：X补 =X0.X1X2.Xn 求证：-X补 = X0.X1X2.Xn + 2 -n 二、（计算机组成原理）（ 10分） 已知：X0.10111101 * 2 -011 Y 0.00000101 * 2011 求：XY？X- Y？ 三、（计算机组成原理）（ 15分） 某机字长32位，采用微程序控制方式，微指令字长40位，采用水平型直接控制与编码控制相结合的微指令格式、断定方式，共有微命令40个，其中有10个

23、微命令采用直接控制方式，30个微命令采用编码控制方式，共构成4个相斥类，各包含4个、16个、8个和2个微命令，可判定的外部条件有4个（CF、ZF、SF、和OF）。 （1）设计出微指令的具体格式； （2）控制存储器容量可达到多少位？ （3）画出微程序控制器的结构框图。 四、（计算机组成原理）（ 15分） 某计算机系统中，CPU可输出20条地址线（A19A0），8条数据线（D7D0）和 1条控制线（WE），主存储器按字节编址，由 8KB ROM和32KB RAM构成，拟采用 8K X 4（位）的 ROM芯片 2片，32K X 2（位）的 RAM芯片 4片。 要求ROM的地址范围为18000H19F

24、FFH，RAM的地址范围为98000H9FFFFH，画出CPU与主存储器的连接图。 五、（计算机组成原理）（ 12分） 某机字长64位，加法器中每4位构成一个小组，每4个小组构成一个大组，全加器的进位延迟时间为20ns，求和延迟时间为30ns，小组内并行进位的廷迟时间、大组内和大组间的共行进位的延迟时间均为20ns。 （1）该加法器采用串行进位方式时，完成一次加法需要多少时间？ （2）该加法器采用单级分组时，小组内采用并行进位，小组间采用串行进位，完成一次加法需要多少时间？ （3）该加法器采用两级分组时，小组内采用并行进位，大组内也采用并行进位，大组间采用串行进位，完成一次加法需要多少时间？ （4）该加法器采用两级分组时，小组内、大组内、大组间均采用并行进位时，完成一次加需要多少时间？