简易频率计课程设计.docx

1、简易频率计课程设计1 技术要求及系统结构 1 1.1技术要求 1 1.2系统结构 12设计方案及工作原理2 2.1 算法设计 2 2.2 工作原理 33组成电路设计及其原理 6 3.1时基电路设计及其工作原理 6 3.2闸门电路设计 7 3.3控制电路设计 83.4小数点控制电路 9 3.5整体电路 10 3.6 元件清单104设计总结11参考文献 11附录112附录217摘 要简易数字频率计是一种用四位十进制数字显示被测信号频率（1Hz100KHz）的数字测量仪器.它的基本功能是测量正弦波，方波，三角波信号，有四个档位（1，10，100，1000），并能使用数码管显示被测信号数据，本课程设计

2、讲述了数字频率计的工作原理以及其各个组成部分，记述了在整个设计过程中对各个部分的设计思路、对各部分电路设计方案的选择、元器件的筛选、以及在设计过程中的分析，以确保设计出的频率计成功测量被测信号。关键词：简易数字频率计 十进制 信号频率 数码管 工作原理 1 技术要求及结构本设计可以采用中、小规模集成芯片设计制作一个具有下列功能的数字频率测量仪。1.1技术要求 要求测量频率范围1Hz100KHz，量程分为4档，即1、10、100、1000。 要求被测量信号可以是正弦波、三角波和方波。 要求测试结果用数码管表示出来，显示方式为4位十进制。 1.2 系统结构数字频率计的整体结构要求如图1-1所示。图

3、中被测信号为外部信号，送入测量电路进行处理、测量，档位转换用于选择测试的项目-频率、周期或脉宽，若测量频率则进一步选择档位。被测信号测量电路 显示电路档位转换图1-1 数字频率计系统结构框图2 设计方案及工作原理2.1 算法设计频率是周期信号每秒钟内所含的周期数值。可根据这一定义采用如图2-1所示的算法。图2-2是根据算法构建的方框图。被测信号 图2-2 频率测量算法对应的方框图 在测试电路中设置一个闸门产生电路，用于产生脉冲宽度为1s的闸门信号。改闸门信号控制闸门电路的导通与开断。让被测信号送入闸门电路，当1s闸门脉冲到来时闸门导通，被测信号通过闸门并到达后面的计数电路（计数电路用以计算被测

4、输入信号的周期数），当1s闸门结束时，闸门再次关闭，此时计数器记录的周期个数为1s内被测信号的周期个数，即为被测信号的频率。测量频率的误差与闸门信号的精度直接相关，因此，为保证在1s内被测信号的周期量误差在10 量级，则要求闸门信号的精度为10 量级。例如，当被测信号为1kHz时，在1s的闸门脉冲期间计数器将计数1000次，由于闸门脉冲精度为10 ，闸门信号的误差不大于0.1s，固由此造成的计数误差不会超过1，符合5*10 的误差要求。进一步分析可知，当被测信号频率增高时，在闸门脉冲精度不变的情况下，计数器误差的绝对值会增大，但是相对误差仍在5*10 范围内。但是这一算法在被测信号频率很低时便

5、呈现出严重的缺点，例如，当被测信号为0.5Hz时其周期是2s，这时闸门脉冲仍未1s显然是不行的，故应加宽闸门脉冲宽度。假设闸门脉冲宽度加至10s，则闸门导通期间可以计数5次，由于数值5是10s的计数结果，故在显示之间必须将计数值除以10.2.2 工作原理输入电路：由于输入的信号可以是正弦波，三角波。而后面的闸门或计数电路要求被测信号为矩形波，所以需要设计一个整形电路则在测量的时候，首先通过整形电路将正弦波或者三角波转化成矩形波。在整形之前由于不清楚被测信号的强弱的情况。所以在通过整形之前通过放大衰减处理。当输入信号电压幅度较大时，通过输入衰减电路将电压幅度降低。当输入信号电压幅度较小时，前级输

6、入衰减为零时若不能驱动后面的整形电路，则调节输入放大的增益，时被测信号得以放大。频率测量：测量频率的原理框图如图2-3.测量频率共有4个档位。被测信号经整形后变为脉冲信号（矩形波或者方波），送入闸门电路，等待时基信号的到来。时基信号有555定时器构成一个较稳定的多谐振荡器，经整形分频后，产生一个标准的时基信号，作为闸门开通的基准时间。被测信号通过闸门，作为计数器的时钟信号，计数器即开始记录时钟的个数，这样就达到了测量频率的目的。周期测量：测量周期的原理框图2-4.测量周期的方法与测量频率的方法相反，即将被测信号经整形、二分频电路后转变为方波信号。方波信号中的脉冲宽度恰好为被测信号的1个周期。将

7、方波的脉宽作为闸门导通的时间，在闸门导通的时间里，计数器记录标准时基信号通过闸门的重复周期个数。计数器累计的结果可以换算出被测信号的周期。用时间Tx来表示：Tx=NTs式中：Tx为被测信号的周期；N为计数器脉冲计数值；Ts为时基信号周期。时基电路：时基信号由555定时器、RC组容件构成多谐振荡器，其两个暂态时间分别为T1=0.7（Ra+Rb）C T2=0.7RbC重复周期为 T=T1+T2 。由于被测信号范围为1Hz1MHz，如果只采用一种闸门脉冲信号，则只能是10s脉冲宽度的闸门信号，若被测信号为较高频率，计数电路的位数要很多，而且测量时间过长会给用户带来不便，所以可将频率范围设为几档： 1

8、Hz999Hz档采用1s闸门脉宽；0.01kHz9.99kHz档采用0.1s闸门脉宽；0.1kHz99.9kHz档采用0.01s闸门脉宽。多谐振荡器经二级10分频电路后，可提取因档位变化所需的闸门时间1ms、0.1ms、0.01ms。闸门时间要求非常准确，它直接影响到测量精度，在要求高精度、高稳定度的场合，通常用晶体振荡器作为标准时基信号。在实验中我们采用的就是前一种方案。在电路中引进电位器来调节振荡器产生的频率。使得能够产生1kHz的信号。这对后面的测量精度起到决定性的作用。计数显示电路：在闸门电路导通的情况下，开始计数被测信号中有多少个上升沿。在计数的时候数码管不显示数字。当计数完成后，此

9、时要使数码管显示计数完成后的数字。控制电路：控制电路里面要产生计数清零信号和锁存控制信号。控制电路工作波形的示意图如图2-5.3 组成电路设计及其工作原理3.1 时基电路设计及其工作原理图3-1 (a) 多谐振荡器如图3-1(a)，由555定时器和外接元件R1、R2、C构成多谐振荡器，脚2与脚6直接相连。电路没有稳态，仅存在两个暂稳态，电路亦不需要外加触发信号，利用电源通过R1、R2向C充电，以及C通过R2向放电端 Ct 放电，使电路产生振荡。电容C在和之间充电和放电，其波形如图63 (b)所示。输出信号的时间参数是 Ttw1tw2， tw10.7(R1R2)C， tw20.7R2C 555电

10、路要求R1 与R2 均应大于或等于1K ，但R1R2应小于或等于3.3M。 外部元件的稳定性决定了多谐振荡器的稳定性，555定时器配以少量的元件即可获得较高精度的振荡频率和具有较强的功率输出能力。图3-1(b) 时基电路与分频电路本设计由两部分组成: 如图3-1(b)所示，第一部分为555定时器组成的振荡器(即脉冲产生电路),要求其产生1000Hz的脉冲.振荡器的频率计算公式为:f=1.43/(R1+2*R2)*C),因此,我们可以计算出各个参数通过计算确定了R1取430欧姆,R3取500欧姆,电容取1uF.这样我们得到了比较稳定的脉冲。在R1和R3之间接了一个10K的电位器便于在后面调节使得

11、555能够产生非常接近1KHz的频率。第二部分为分频电路,主要由4518组成（4518的管脚图，功能表及波形图详见附录），因为振荡器产生的是1000Hz的脉冲,也就是其周期是0.001s,而时基信号要求为0.01s、0.1s和1s。4518为双BCD加计数器，由两个相同的同步4级计数器构成，计数器级为D型触发器，具有内部可交换CP和EN线，用于在时钟上升沿或下降沿加计数，在单个运算中，EN输入保持高电平，且在CP上升沿进位，CR线为高电平时清零。计数器在脉动模式可级联，通过将Q连接至下一计数器的EN输入端可实现级联，同时后者的CP输入保持低电平。 如图3-2所示，555产生的1kHz的信号经过

12、三次分频后得到3个频率分别为100Hz、10Hz和1Hz的方波。图3-2 时基电路与分频电路波形图3.2 闸门电路设计 如图3-3所示，通过74151数据选择器来选择所要的10分频、100分频和1000分频。74151的CBA接拨盘开关来对选频进行控制。当CBA输入001时74151输出的方波的频率是1Hz；当CBA输入010时74151输出的方波的频率是10Hz；当CBA输入011时74151输出的方波的频率是100Hz；这里我们以输出100Hz的信号为例。分析其通过4017后出现的波形图（4017的管脚图、功能表和波形图详见附录1）。4017是5位计数器，具有10个译码输出端，CP，CR，

13、INH输入端，时钟输入端的施密特触发器具有脉冲整形功能，对输入时钟脉冲上升和下降时间无限制，INH为低电平时，计数器清零。100Hz的方波作为4017的CP端，如图3-3，信号通过4017后，从Q1输出的信号高电平的脉宽刚好为100Hz信号的一个周期，相当于将原信号二分频。也就是Q1的输出信号高电平持续的时间为10ms，那么这个信号可以用来导通闸门和关闭闸门。图3-3 闸门电路图3-4 闸门电路波形 3.3 控制电路设计通过分析我们知道控制电路这部分是本实验的最为关键和难搞的模块。其中控制模块里面又有几个小的模块，通过控制选择所要测量的东西。比如频率，周期，脉宽。同时控制电路还要产生74160

14、的清零信号，4511的锁存信号.控制电路,计数电路和译码显示电路详细的电路如图3-5所示。当74153的CBA接001、010、011的时候电路实现的是测量被测信号频率的功能。当74153的CBA接100的时候实现的是测量被测信号周期的功能。当74153的CBA接101的时候实现的是测量被测信号脉宽的功能。图3-6是测试被测信号频率时的计数器CP信号波形、PT端输入波形、CLR段清零信号波形、4511锁存端波形图。其中第一个波形是被测信号的波形图、第二个是PT端输入信号的波形图、第三个是计数器的清零信号。第四个是锁存信号。PT是高电平的时候计数器开始工作。CLR为低电平的时候，计数器清零。根据

15、图得知在计数之前对计数器进行了清零。根据4511（4511的管脚图和功能表详见附录1）的功能表可以知道，当锁存信号为高电平的时候，4511不送数。如果不让4511锁存的话，那么计数器输出的信号一直往数码管里送。由于在计数，那么数码管上面一直显示数字，由于频率大，那么会发现数字一直在闪动。那么通过锁存信号可以实现计数的时候让数码管不显示，计完数后，让数码管显示计数器计到的数字的功能。根据图可以看到，当PT到达下降沿的时候，此时4511的LE端的输入信号也刚好到达下降沿。 3.4 小数点控制电路在测量频率的时候，由于分4个档位，那么在不同的档的时候，小数点也要跟着显示。如CBA接011测量频率的时

16、候，它所测信号频率的范围是0.100KHz9.999KHz，那么在显示的时候四个数码管的第二个数码管的小数点要显示。CBA接010测量频率的时候，它所测信号频率的范围是0.01KHz9.99KHz，那么显示的时候，最高位的数码管的小数点也要显示。对比一下两个输入的高低电平可以发现CA位不一样，显示的小数点就不一样。我们可以想到可以通过74153数据选择器来实现小数点显示的问题。具体的实现方法见图3-6所示。图3-6 小数点控制电路 3.5 整体电路 整体电路图见附录2 3.6 元件清单 在本设计中所用的各种元器件经统计如表3-1所示。元件数量元件数量NE555H 2片74LS153二片电阻43

17、0一个5V直流电源一个电阻510一个拨盘开关一个10K电位器一个74f04二个1F电容一个74LS160芯片四片10nF容一个CC4511芯片四片CC4518三片数码管四个CC4017一片保护电阻一个74LS151一片导线若干NAND与非门三个表3-1 元器件清单4 设计总结 首先感谢王老师给我们创造这次机会进行课程设计，让我们在为期一周的电子课程设计中懂得了更多，学到了更多。电子设计是我们必需要学会的技能，而熟练的使用protel等电路设计软件是我们应该具备的基本技能，这次实习恰恰给我们提供了一个应用自己所学知识的机会。在设计的过程中发现了本学期学过的数字电路的知识掌握的不牢。同时在设计的过

18、程中，遇到了一些以前没有见到过的元件，但是通过查找资料来学习这些元件的功能和使用。 设计过程是一个考验人耐心的过程，尤其是在使用protel画原理图时，更需要我们细心的去做每一步，而555定时器，74151,74153等引脚比较多，而且要根据原理使用，只有耐心做好每一步，才能顺利的完成课程设计。参考文献1何小艇，电子系统设计，浙江大学出版社，2001年6月2姚福安，电子电路设计与实践，山东科学技术出版社，2001年10月3王澄非，电路与数字逻辑设计实践，东南大学出版社，1999年10月4李银华，电子线路设计指导，北京航空航天大学出版社，2005年6月5康华光，电子技术基础，高教出版社，2003

19、6.张豫滇 . 电子电路课程设计 . 第1版 . 南京：河海大学出版社，2005.87.谢自美 . 电子线路设计.实验.测试 . 第2版 . 武昌：华中科技大学出版社，2000.7附录1CC 4518十进制同步加/减计数器简要说明 CC4518 为双 BCD 加计数器，该器件由两个相同的同步 4 级计数器组成。计数器级为 D 型触发器。具有内部可交换 CP 和 EN 线，用于在时钟上升沿或下降沿加计数。在单个单元运算中，EN 输入保持高电平，且在 CP 上升沿进位。CR 线为高电平时，计数器清零。计数器在脉动模式可级联，通过将 Q3 连接至下一计数器的 EN 输入端可实现级联。同时后者的 CP

20、输入保持低电平。4518 管脚图4518功能表及波形图CC4017-十进制计数器/脉冲分配器简要说明：CC4017 是 5 位 Johnson 计数器，具有 10 个译码输出，CP，CR，INH 输入端。时钟输入端的斯密特触发器具有脉冲整形功能，对输入时钟脉冲上升和下降时间无限制，INH 为低电平时，计数器在时钟上升沿计数；反之计数功能无效。CR 为高电平时，计数器清零。Johnson 计数器提供了快速操作，2 输入译码选通和无毛刺译码输出，防锁选通，保证了正确的计数顺序。译码输出一般为低电平，只有在对应时钟周期内保持高电平。4017管脚图4017功能表及波形图CC4511 4线七段所存译码器

21、/驱动器简要说明 CC4511是 BCD7 段所存译码驱动器，在同一单片结构上由 COS/MOS 逻辑器件和 npn 双极型晶体管构成。这些器件的组合，使 CC4511 具有低静态耗散和高抗干扰及源电流高达 25mA 的性能。由此可直接驱动 LED 及其它器件。 LT 、BI 、LE 输入端分别检测显示、亮度调节、存储或选通一 BCD 码等功能。当使用外部多路转换电路时，可多路转换和显示几种不同的信号。4511管脚图4511功能表数码管的管脚图数码码功能表对应管脚显示 7C 4E 6小数点 5 D 1 G 10 A 2 F 9 B 0 0 0 1 0 1 0 0 0 1 0 1 1 1 1 1

22、 1 0 2 1 0 1 0 0 0 1 0 3 0 1 1 0 0 0 1 0 4 0 1 1 1 0 1 0 0 5 0 1 1 0 0 0 0 1 6 0 0 1 0 0 0 0 1 7 0 1 1 1 1 0 1 0 8 0 0 1 0 0 0 0 0 9 0 1 1 0 0 0 0 0 74160十进制同步计数器（异步清除）160 的清除端是异步的。当清除端/MR 为低电平时，不管时钟端CP 状态如何，即可完成清除功能。160 的预置是同步的。当置入控制器/PE 为低电平时，在 CP 上升沿作用下，输出端 Q0Q3 与数据输入端 P0P3 一致。对于54/74160，当 CP 由低至

23、高跳变或跳变前，如果计数控制端 CEP、CET为高电平，则/PE 应避免由低至高电平的跳变，而 54/74LS160 无此种限制。160 的计数是同步的，靠 CP 同时加在四个触发器上而实现的。当 CEP、CET 均为高电平时，在 CP 上升沿作用下 Q0Q3 同时变化，从而消除了异步计数器中出现的计数尖峰。对于 54/74160，只有当CP 为高电平时，CEP、CET 才允许由高至低电平的跳变，而 54/74LS160的 CEP、CET 跳变与 CP 无关。160 有超前进位功能。当计数溢出时，进位输出端（TC）输出一个高电平脉冲，其宽度为 Q0 的高电平部分。在不外加门电路的情况下，可级联成 N 位同步计数器。对于 54/74LS160，在 CP 出现前，即使 CEP、CET、/MR 发生变化，电路的功能也不受影响。74160 管脚图 74160 功能表 说明：H高电平 L低电平 X任意7404 六反向器逻辑图74132 四2输入与非门（有施密特触发器）管脚图：74151 8选1数据选择器管脚图：74153 双4选1数据选择器管脚图：