低频数字式相位差测量仪论文.docx

1、低频数字式相位差测量仪论文低频数字式相位测量仪 指导老师： 1系统性能指标1.1设计要求设计一基于现场可编程门阵列（FPGA）的低频数字式相位测量仪。该测量仪包括数字式移相信号发生器和相位测量仪两部分，分别完成移相信号的发生及其频 率、相位差的预置及数字显示、发生信号的移相以及移相后信号相位差和频率的测量与显示几个功能。其中数字式移相信号发生器可以产生预置频率的正弦信号，也 可产生预置相位差的两路同频正弦信号，并能显示预置频率或相位差值；相位测量仪能测量移相信号的频率、相位差的测量和显示。两个部分均采用基于FPGA的 数字技术实现，使得该系统具有抗干扰能力强, 可靠性好等优点。1.1.1、性能

2、指标：（1）相位测量仪 a频率范围：20Hz20kHz。 b相位测量仪输入阻抗100k 。 c两路输入正弦信号峰-峰值在1V5V范围。 d相位测量绝对误差2。 e具有频率测量及数字显示功能。 f相位差数字显示：相位读数为0o359.9o，分辨力为0.1。（2）移相网络 a输入信号频率：100Hz、1kHz、10kHz。 b连续相移范围：4545。 cA、B输出的正弦信号峰-峰值可分别在0.3V5V范围内变化。 （1）数字式移相信号发生器 a频率范围：20Hz20kHz，频率步进为20Hz，输出频率可预置。 bA、B输出正弦信号峰-峰值在0.3V5V范围。 c相位差范围为0359，相位差步进为1

3、，相位差值可预置。 d数字显示预置的频率、相位差值。 （2）在保持相位测量仪测量误差和频率范围不变的条件下，扩展相位测量仪输入正弦电压峰-峰值至0.3V5V范围。 （3）用数字移相信号发生器校验相位测量仪，自选几个频点、相位差值和不同幅度进行校验。 图如下：2.设计思路本系统是由两部分组成：第一部分：测量部分基于单片机系统控AT89S52制下通过FPGA测量自制模拟移项网络产生的两路移项信号经波形整形后的的信号，送回单片机计算测量数据通过液晶显示测量结果。第二部分：数字移相信号发生器基于AT89S52 单片机系统控制下由FPGA输出数字移项信号序列，经DA后输出移项信号。该模拟电路主要采用高、

4、低通电路的临界截止点来产生极值相位的偏移。当高、低通电路的截止频率等于输入信号频率时，根据其幅频特性，信号波形所产生的相位分别为45和-45，恰好满足要求的连续相移范围-4545的调节。由于高、低通电路在截止点时会产生幅度的衰减，故电路在后级加了放大电路，且采用了电压串联负反馈的方式提高了输入阻抗并降低了输出阻抗，电路最后还设计有调幅装置，能够很好地满足A、B输出的正弦信号峰峰值可分别在0.3V5V范围内变化。综上所述，该移相网络能够满足所有要求，且电路设计简单、易行，故我们直接采用了这种方式来产生模拟的相移输出3 系统结构图3.1系统总体方案该相位测量系统主要是采用由PIC单片机做为主控制器

5、下,由EP1K30 FPGA 系统完成对两路信号相位差和频率的测量后,将数据传送至单片机,经数据处理后在液晶显示屏上显示输出.3.2系统基本框图 图1 测相测频系统设计框图图2 数字移相信号发生器框图4.各模块方案论证与比较1 主控MCU的选择方案一：采用PIC 单片机做为控制核心，PIC 单片机具有精简指令系统，指令执行效率高，抗干能力强，性能稳定等特点，但是PIC单片机不好在线调试，而且运用不熟。 方案二：采用凌阳16位单片机SPCE061A，该单片机学习方便，有现成的程序学习调试，具有中断源丰富，指令周期可以调，最高频率可达49.192MHz，语言人性化，而且C语言和汇编语言容易混编，此

6、外还有优质的语言处理、AD、DA等功能，操作方便，在线调试简单，但考虑到其性价比较低，而且其好多功能用不上，资源浪费。方案三：采用单片机和FPGA作为低频数字相位测量仪的核心部分。用AT89S52进行数据控制、处理，送到显示器显示，硬件结构简单，软件采用汇编语言实现，程序简单可读写性强，效率高。与传统的电路相比，具有处理速度快、稳定性高、性价比高的优点。进行数据处理相当容易，且精度很高，因此系统采用此方案。2 模拟移相网络方案一：采用C串联、RL串联、RC串联，LC串联电路在非谐振状态状态下均可作为模拟移相网络，但以上电路在调试是幅度难以控制， 方案二：采用两级运放加RC电路构成模拟移相网络，

7、可实现-180度至180度连续相移，调试方便。3 波形整形电路方案一：选用AT89C2051自带的一个模拟比较器。但是添加FPGA与单片机的通信及控制端，影响到了FPGA工作的时序。系统工作变得很复杂 。方案二：采用LF353及LM311两块集成电路芯片整形将待测信号整形为方波信号。该电路简单，整形效果好，调试方便，无需控制端时理想的选择。4 频测测相原理及方案选择测频方法可分为：模拟法和数字法模拟法：直读法，比较法直读法采用电桥或谐振网络构成无源测量网络，比较直观，但模拟系统显然不适于本系统的测量，数字处理及显示。比较法是将待测信号在示波器上显示，和信号发生器输出的标准信号加以比较实现测量频

8、率的目的。可见模拟法不适于系统功能的实现，故不予采用。数字计数法：采用电子计数器记录一定时间内信号的周期，从而实现了测频。测频部分方案一：利用FPGA实现等精度测量，FPGA在单片机和被测信号的共同控制下对输入的被测方波信号的整数倍周期进行计数，计数值和被测信号的周期数回读到单片机，进行处理，显示。该方案精度高，反应快，避免了传统器件测量精度随着测量频率的降低而降低的缺陷，是理想的方案选择。方案二：采用单片机进行计数式测量。是较为传统的测量方法，使利用单片机对一定时间内的脉冲数计数从而计算出频率的测量方法，但其测量精度随着测量频率的增大降低，故不予采用。测相部分方案一：将整形后的两路信号通过异

9、或逻辑输出相差脉宽信号，直接利用单片机测出相差和周期。此方案硬件原理上难以保证测量精度。方案二：采用相差-电压测量法。即通过数字鉴相器，如异或门鉴相电路输出相差脉冲，经过低通滤波器滤出直流成分（含相位信息）。此方案解决了模拟鉴相的频带限制，但测相精度不高。方案三：采用相差-时间测量法。通过测量鉴相器输出反映两路信号的相位差及周期的脉冲信号。此方案的相位精度高且便于控制，因此选用方案三。5 高速DA模块系统要求数字移相信号发生器的输出范围是20Hz至20kHz之间，我们用FPGA产生最少32点的数字移相序列，故要求的DA速率不应低于1500ns。方案一：采用DAC0832实现，DAC0832是8

10、位的DAC转换芯片，有3种控制方式，所以控制时候，其所需的IO口有11位，精度也不是很高。方案二：AD7520是兼容TTL和COMS电平的十位DA，转换精度相对较高，控制方式只有一种，故其所占用的IO口资源只有10个，而其转换速率是1us,完全能够满足题目的要求。故采用此方案。设计采用两路AD7520经DA变换后输出两路数字移相信号。6显示模块方案一：采用液晶显示模块显示。液晶显示内容丰富，信息容量的。显示效果好，其亮度、对比度低，但也能满足系统的要求。方案二：采用MAX7219串行显示芯片驱动数码管显示。MAX7219是一款高性价比较高的显示驱动芯片，它采用的是串行数据传输，大大地节省了单片

11、机I/O口资源，其内部有多种显示模式可供选择，但其显示信息两有限，故不于采用。7 键盘模块方案一：采用传统的4*4键盘用于人机控制界面和测试调节。4*4键盘的编程较为复杂，占用IO端口较多，故没有采用。方案二：采用由二极管和按键构成的简单3*5译码键盘。 该方案十分方便易行，仅占用四个IO口，编程更为简单，本系统中我们采用该方案。5.测量原理1系统设计1.1总体设计系统框图 如图2-1-1所示。系统内部三个单元的具体设计框图如下：模块说明移相网络：利用高、低通电路的临界截止产生连续相移调节范围为-4545的模拟相位输出，通过放大电路及调幅装置实现幅度0.3V5V连续可调。数字式移相信号发生器：

12、通过DDFS产生高精度频率的信号波形，用单片机进行FT转换，通过延时实现数字式相位的准确输出。相位测量仪：由FPGA程序中的两个计数器分别对所测信号的相位差、周期进行计数，然后将数据送至单片机进行处理并送液晶显示。2、各模块设计及参数计算移相网络设计及R、C参数设定 题目要求连续相移范围；-4545，根据高、低通电路的幅频特性，高通电路中存在:我们在高通电路中采用0.22u的固定电容和阻值分别为100、1K和10K的精密电位器；而在低通电路中我们采用1.11u的固定电容和阻值分别为100、200和2K的精密电位器，精确地达到了题目的要求。为使A、B输出的正弦信号峰峰值可分别在0.3V5V范围内

13、变化，可得移相网络中的后级放大只需放大两倍即可。根据电压串联负反馈的放大公式，图1-1中应取R3=R4=1K,便可达到要求。相位测量仪设计 由于信号波形的幅度不同以及比较器LM311固有的自身参数决定了相位测量在+180或0、360等几个特殊点附近均存在相位“模糊区”。由LM311.pdf的参考文献可知，LM311所构成的过零比较器在输入低频交流信号时有：VIN(min)=0.4V peak for 1% phase distortion,经计算可得过零比较的误差输入u=10mV，取u=10mV时，根据公式：（其中A为峰峰值的1/2），可得输入为0.3V5V以及1V5V时的相位测量绝对误差的最

14、大值分别为3.59和0.917，可见基本部分：实现峰峰值可在1V5V范围内变化时相位测量绝对误差小于等于2是满足的，并不需处理模糊零点问题，但为了达到扩展部分的精度要求，我们必须将小信号部分放大，在设计中我们采取了前级放大5倍，充分满足了扩展部分的要求。此外，在放大电路之前我们还装配了电压跟随器，满足了基本部分中相位测量仪的输入阻抗大于等于100K。本系统所设计的测量周期和相位差的计数器为FPGA内部的两个32位计数器，而且采用了对周期、相位差的等精度测量，其测量误差直接取决与FPGA的晶振的频率及其稳定性。而本系统所采用的晶振为32.768M的晶振，在最大程度上减小了系统误差。数字式移相信号

15、发生器设计 本单元利用FPGA中的DDFS来产生高精度频率的波形，波形数据存放在FLASH MEMERY中，通过FPGA进行读取并送置高速DAC产生波形。单片机控制双路信号产生的时间间隔以实现相位的产生，其实现方法是：利用DDFS产生方法中的对FLASH MEMERY读取方法将数据读至FPGA的内置RAM中，并读取出用户所设置的相位差来设置两路信号产生的时间差，其计算公式为：设To为两路信号产生的时间差，T为信号的周期，a为用户所设置的相位差，然后根据电路的频率信号计算出一个结果一在FPGA内产生一个可变模计数器的模值从而实现了设置相位的产生。由于在系统设计是在FPGA内设置了一个32位的可变

16、模计数器，所以理论上相位差的精确度为360/2；而从另一个角度来看，其分辨率又由晶振的频率来决定，本系统采用的为12M晶振，而所需的产生的信号频率为20KHz，所以相位差的分辨率为360/( 12M/20K)；综上，分辨率应该为上述两项的大值，所以应取后者，基本满足要求。（4）软件系统本系统的软件系统很大，单片机部分全部采用AT89S52写，而FPGA则用VHDL语言编写。由于仿真机对AT89S52持的灵活性，单片机采用先仿真机模拟调试，后下载到单片机来调试。而对于FPGA来说，由于其自身的断电即擦除的特点，并且上电自动下载只会使系统更复杂，所以采用实验箱调试成为理想的选择。采取的是在上到下的

17、调试方法，即单独调试好每一个模块，然后在连接成一个完整的系统调试。6系统的硬件设计与实现6.1系统硬件的基本组成部分本系统分为模拟移相信号发生部分，信号整形部分，测频测相部分，主控MCU部分，测量显示部分。数字移相信号发生器包括：MCU控制部分，FPGA数字序列发生部分，高速DA部分，显示及按键部分。各部分紧密连接构成了一套完善的测量及信号系统。原理分析与硬件电路图低频相位测量系统包括相位测量仪、数字式移相信号发生器和移相网络三个模块，由于三个模块相对独立，以下分别对其进行原理分析与电路设计。1 相位差测量模块（1）原理分析输入两路同频率的正弦波信号，其波形表达式分别为： 其中 、 为电压瞬时

18、值， 、 为电压的幅值， 为角频率， 、 为初始相角，当两路信号的频率相同时，相角差 是一个与时间无关的常数将此两路正弦波信号经过放大整形成两路占空比为50%的正方波信号f1、f2，经过异或门输出一个脉冲序列A，与晶振产生的基准脉冲波B进行与操作得到调制后的波形C，在一定的时间范围内对B、C中脉冲的个数进行计数得 、 ，则其相位差计算公式为 ，采用多个周期计数取平均值的方式以提高测相精度。系统框图如图2-1-2所示：（2）原理电路 前级放大整形电路：两列正弦波信号经过一级电压跟随器以提高测量仪的输入阻抗，选用高精度、低漂移型运放TLE2074使输入阻抗达到兆欧数量级，由LM311构成的迟滞回环

19、比较器可以有效的避免在过零点时信号的干扰和抖动所引起的电压跳变，最后通过一级单门限电压比较器输出两路TTL电平信号，经异或门得到方波的脉冲序列。该前级放大整形电路的基本原理图如下： 相位差测量电路通过理论分析，基准频率越高，记得的窄脉冲个数越多，相位差的测量也越精确，但是受到8254极限工作频率的影响，最终选取8.000MHz的晶振，由单片机I/O口控制两片8254分别对两路脉冲进行计数，将8254内含的两路计数器进行级联以提高计数位数，对32位的计数结果进行浮点运算使得相位差测量的分辨率达到0.1，其原理图如图2-1-4所示： 相位极性判别电路在图2-1-4所示的相位测量电路中，只能给出相位

20、差的大小，无法判断波形的超前或者滞后，因此将波形整形电路的两路输出方波送入D触发器中进行相位极性判别，当 超前 时，Q端输出高电平，反之输出低电平，极性判别的原理图如右图215所示。2 数字式移相信号发生器模块（1）原理分析要实现数字移相，首先要生成两路正弦波信号，在目前的波形生成方案中，最常用的就是数字式直接频率合成技术（DDS），DDS的工作原理是基于相位与幅度的对应关系，通过改变频率控制字来改变相位累加器的相位累加速度，然后在固定时钟的控制下取样，取样得到的相位值通过相幅转换得到的相位值所对应的幅度序列，通过数模转换以及低通滤波之后输出正弦波信号。基本框图如下：相位增量时钟 地址总线 正

21、弦波输出 图2-2-1 DDS工作原理相幅转换的方式选用查表法，根据题目的要求，输出的两列波形具有相位差，用以相位测量仪的输入，将正弦波的量化数据存储于两片 之中，通过控制读取存储器数据的地址差,从而改变输出波形的相位差，每个周期取样360个点，相位差步进为1。琐相环倍频的基频为900Hz，输出正弦信号的频率范围为5Hz23KHz,实际频率步进值为2.5Hz。为了防止输出信号产生相移，D/A的输出尽量避免滤波电路，只是在小信号输出时接了一个低通滤波器，原理框图如下所示： 图2-2-2 数字式移相信号发生器系统框图（2） 原理电路选用2k的 存储器2817对正弦波信号的量化数据进行存储，由晶振电

22、路产生基准频率的方波作为锁相环的基准时钟，配合可编程计数器8254进行倍频处理，改变倍频的比例来改变输出波形的频率，同时倍频之后的信号控制计数器74HC4040进行循环计数，将计数器的输出作为存储器读取的地址，改变数据读取的地址即可改变输出波形的相位。通过改变AD7524的基准电压 幅值来改变输出波形的峰-峰值大小。因两路正弦波产生的原理相同，仅仅是数据读取的起始地址不同，以下给出一路波形生成电路，另一路硬件电路与此相同。 图2-2-3 倍频电路 图2-2-4 移相信号发生电路（3） 移相网络模块由赛题的要求，在三种不同的输入频率下，要求实现-45+45的连续移相，且幅值可调，利用题中给出的移

23、相网络方案，对元件的参数进行理论分析与计算，采用阻容式移相电路，由其矢量图可以知，当电阻、电容的等效阻抗相等时，移相范围可以满足90要求，即 ， =2 f。当频率f变化时，经理论计算结合Pispice仿真，得到R、C的具体参数如下：f=100Hz，R=160k、C=10nF； f=1KHz，R=16k、C=10nF；f=10KHz，R=1.6k、C=10nF； 图2-3-1 移相电路矢量图通过改变R3、R4的阻值来改变输出信号的幅值，电路原理如下图所示： 图2-3-2 移相网络6.2主要单元电路的设计6.2.1 MCU部分原理图图3 AT89S52原理图 MCU PCB图6.2.2 模拟移项网

24、络原理图模拟移相网络是采用图4移相网络采用三级串联产生，通过调节电位器是各部分移相适当的相位从而实现从-180度至+180度的移相。图四 移相网络原理图移相网络PCB图6.2.3 波形整形原理图：图五 波形整形电路原理图 波形整形电路PCB图6.2.4 键盘模块原理图：键盘模块是由按键很二极管如图所示构成的简单3*5译码键盘。 该方案十分方便易行，仅占用四个IO口，编程更为简单。图六 键盘模块PCB图6.2.5 高速DA原理图：图七 高速DA原理图 高速DA PCB图外部电路总PCB图：系统总原理图如下：系统总PCB图如下：7. 系统的软件设计与实现1 系统软件介绍：软件部分采用模块化程序设计

25、的方法，由主控制程序、液晶显示部分子程序、键盘服务子程序、语音提示部分子程序组成。我们选用凌阳公司推出SPCE061A型16位单片机微控制器，它带有高寻址能力的32K字闪存FLASH以及2K静态RAM，具有32位可编程的多功能I/O端口，中断处理能力强，适合于实时、高速的应用领域，尤其是其指令系统中提出了具有较高运算速度的1616位乘法运算指令和内积运算指令，为其应用增添了DSP功能，可以进行数字信号处理，因此我们的系统很便利的加入了语音模块。在其编译环境下可以内嵌C高级语言，C函数与汇编函数可以很方便的相互调用，所以编程效率高而且可靠。2 程序流程图相位测试模块流程图如图3-1-1所示： 图

26、3-1-1 相位测试模块流程图数字移相信号产生部分流程图如图3-1-2所示：图3-1-2 数字移相信号产生流程图3 FPGA 设计RTL图图十 FPGA系统RTL图2.元件仿真波形整形电路，采用LF353及LM311两块集成电路芯片整形将待测信号整形为方波信号。该电路简单，整形效果好，调试方便，无需控制端时理想的选择。LF353放大电路图LF353放大电路仿真波形图波形整形电路图如下：波形整形电路仿真波形如下图整形电路与相频响应仿真图：整形电路实测仿真图如下：8.附件：元件清单与程序元件清单中文名封装型号功能数量单片机芯片DIP40AT89S52控制核心1稳压芯片TO-2207805电路稳压

27、1晶阵12MXTAL0.112MHZ振荡1译码器DIP1674HC138译码1非门DIP14CD40106信号整形1锁相环DIP16CD4061锁定频率3异或门DIP14CD4001信号整形2运放DIP8LF353信号整形5比较器LM306信号整形1DA转换芯片DIP8AD7250DA转换2单排插针4012电容470uF-25VRB.2/.4470uF滤波2电阻AXIAL0.41K控制扫描频率4电阻AXIAL0.410K控制扫描频率1电阻AXIAL0.4100K控制扫描频率1电阻AXIAL0.44.7K控制扫描频率2电阻AXIAL0.42K控制扫描频率4电阻AXIAL0.41M 控制扫描频率1

28、电容RB.2/.4470uF滤波4芯片插座DIP14DIP14放芯片1电容RB.2/.450uF控制扫描频率1稳压芯片TO-220LM7815稳定电压2电阻AXIAL0.4470限流8小按键按键18六角按键按键1DIP40插槽固定1LED灯显示10电源接口1可调电阻103扫描频率574HC14移相2LM311整形2DIP14插槽固定2电容22PF整形4电容104整形6蜂鸣器鸣声1三极管9014限流1液晶1602显示1稳压二极管5.1V稳压6附件：程序/* 该程序实现相位和频率的测量显示。 */#include /标准头文件/*配置位*/ _FOSC(CSW_FSCM_OFF & XT_PLL4

29、); /4倍频晶振，Failsafe 时钟关闭 _FWDT(WDT_OFF); /关闭看门狗定时器 _FBORPOR(PBOR_OFF & MCLR_EN); /掉电复位禁止，MCLR复位使能。 _FGS(CODE_PROT_OFF); /代码保护禁止#define Fcy 6000000 /7370000 /6M /7.37MHz外部晶振带4倍频，指令周期为7.37MIPs/*端口设置*/#define IO_data 0x03ff#define IO_set TRISD#define data_in PORTD/LATD /#define data_IOin PORTD #define cq_bz PORTAbits.RA12 #define start PORTDbits.RD8#define eend PORTDbits.RD9#define cl