基于MC10H606的PECL电平转换器设计教材.docx

1、基于MC10H606的PECL电平转换器设计教材摘要本课题是设计一种电平转换器，将TTL电平转化为PECL电平。该电平转换器首先将输入的信号进行放大。由于输入信号为1GHz的高频信号，所以需要选择合适的放大器。在本次设计中采用MAR-8A+放大器。该放大器具有较高的电压增益和功率增益，并且工作频率完全符合输入信号的要求。将输入小信号进行放大之后，就需要将放大后的TTL电平转化为PECL电平。电平转换部分通过MOTOROLA公司的MC10H606型转换芯片完成。在设计的同时，介绍了电平转换的相应原理，转换条件，并对转换芯片的特性和主要功能进行了深入了解，讨论了如何在基于该转换芯片的基础上设计合理

2、有效的电平转换器。此外，该电平转换器中还加入了信号监视等辅助电路。关键词：TTL PECL 电平转换器AbstractThe topic is to design a level converter, TTL level will be transformed into PECL level. The Level Translators will first enter the signal amplification. As for the 1GHz input signal of the high-frequency signals, so it is necessary to choos

3、e the right amplifier. In the design, adopt of a MAR-8A + amplifier. The amplifier has a high voltage gain and power gain and frequency in full compliance with the requirements of the input signal. After enlarge the importation of small signals, on the need to enlarge the TTL level into PECL level.

4、Level through the conversion of the companys MC10H606 MOTOROLA-chip conversion completed. In the design, while on the level of the corresponding principles of conversion, conversion conditions, and conversion of the chip and main functions of an in-depth understanding, discussed how to chip in on th

5、e conversion on the basis of rational and efficient design of the Level Translators . In addition, the level converter also joined the signal surveillance, and other circuit.Key words: TTL PECL converter 3.3.2 电平移动电路 . 164.2.2 如何减少串扰 . 26第一章 绪言1.1 设计背景在新一代电子电路设计中, 随着低电压逻辑的引入,系统内部常常出现输入/ 输出逻辑不协调的问题,

6、从而提高了系统设计的复杂性。例如, 当1. 8V的数字电路与工作在3. 3V 的模拟电路进行通信时,需要首先解决两种电平的转换问题,这时就需要电平转换器。 随着不同工作电压的数字IC 的不断涌现,逻辑电平转换的必要性更加突出, 电平转换方式也将随逻辑电压、数据总线的形式(例如4 线SPI、32 位并行数据总线等) 以及数据传输速率的不同而改变。现在虽然许多逻辑芯片都能实现较高的逻辑电平至较低逻辑电平的转换(如将5V 电平转换至3V 电平) ,但极少有逻辑电路芯片能够将较低的逻辑电平转换成较高的逻辑电平(如将3V逻辑转换至5V逻辑) 。另外,电平转换器虽然也可以用晶体管甚至电阻二极管的组合来实现

7、, 但因受寄生电容的影响,这些方法大大限制了数据的传输速率。尽管宽字节的电平转换器已经商用化, 但这些产品不是针对数据速率低于20Mbps6 的串行总线(SPITM、I2CTM、USB 等) 优化的, 这些器件具有较大的封装尺寸、较多的引脚数和I/ O 方向控制引脚,因而不适合小型串行或外设接口和更高速率的总线(如以太网、LVDS、SCSI 等)。1.2 发展状况很多电子系统继续向更低的电压信号水平转移。这个发展潮流背后的动力是对减少功耗的需求。更快的整流速度和降低信号噪声等方面的进步既方便了设计者，也向他们提出了新的挑战。 微处理器在向较低的电压水平进军的过程中一马当先。处理器I/O电压正从

8、1.8V转移到1.5V，而内核电压能够低于1V。下一代微处理器甚至将采用更低的电压。外围设备组件的电压虽然也在降低，但水平通常落后于处理器一代左右。电压降低方面的发展不均带来了系统设计者必须解决的关键性难题如何在信号电平之间进行可靠的转换。正确的信号电平可以保证系统的可靠工作，它们能够防止敏感IC因过高或者过低的电压条件而受损。目前电平转换分为单向转换和双向转换，还有单电源和双电源转换，双电源转换采用双轨方案具有满足各方面性能的要求。1.3相关理论TTL电平信号被利用的最多是因为通常数据表示采用二进制规定，+5V等价于逻辑“1”，0V等价于逻辑“0”，这被称做TTL（晶体管-晶体管逻辑电平）信

9、号系统，这是计算机处理器控制的设备内部各部分之间通信的标准技术。 TTL电平信号对于计算机处理器控制的设备内部的数据传输是很理想的，首先计算机处理器控制的设备内部的数据传输对于电源的要求不高以及热损耗也较低，另外TTL电平信号直接与集成电路连接而不需要价格昂贵的线路驱动器以及接收器电路；再者，计算机处理器控制的设备内部的数据传输是在高速下进行的，而TTL接口的操作恰能满足这个要求。TTL型通信大多数情况下，是采用并行数据传输方式，而并行数据传输对于超过10英尺的距离就不适合了。这是由于可靠性和成本两面的原因。因为在并行接口中存在着偏相和不对称的问题，这些问题对可靠性均有影响。 与其它的一些逻辑

10、电路相比，TTL电路还是有局限性的。最重要的一点，它速度与ECL等电路相比不够快，这就使起无法在高速系统中发挥作用。 PECL电路是射极耦合逻辑（Positive Emitter Couple Logic）集成电路的简称。它是省掉ECL电路中负电源，采用正电源系统(+5V)，并将VCC接到正电源而VEE接到零点而来的。与TTL电路不同，PECL电路的最大特点是其基本门电路工作在非饱和状态。所以，PECL电路速度是相当高的，这种电路的平均延迟时间可达几个毫微秒甚至亚毫微秒数量级,所以PECL集成电路经常被用于高速和超高速数字系统中使用。具体问题会在下一章做详细介绍。这里只是要说明在使用各类仪器设

11、备或设计电路时，常常需要将TTL电平进行转换，以达到其它高速电路的要求。TTL使用注意：TTL电平一般过冲都会比较严重，可能在始端串22欧或33欧电阻；TTL电平输入脚悬空时是内部认为是高电平。要下拉的话应用1k以下电阻下拉。PECL使用时，不同电平不能直接驱动。中间可用交流耦合、电阻网络或专用芯片进行转换。因为PECL为射随输出结构，必须有电阻拉到一个直流偏置电压（例如直流匹配时用130欧上拉，同时用82欧下拉），这一点在进行电平转换时需要注意。以下为TTL和PECL的电平标准，要就根据以下标准进行转换。TTL: Vcc=5V；VOH=2.4V；VOL=2V；VIL=0.8VPECL: Vc

12、c=5V；VOH=4.12V；VOL=3.28V；VIH=3.78V；VIL=3.64V由于MC10H606是单向电平转换器，所以有必要了解，在单向电平转换器件中，对于那些能够将较高逻辑电平转换成较低逻辑电平的器件，IC制造商规定了器件所允许的输入范围，在规定的输入范围内，器件能够将其输入嵌位在过压容限内。由于具有输入过压保护的逻辑器件能够承受的输入电压高于其供电电压，因此，这些器件简化了高逻辑电平至较低逻辑电平（Vcc逻辑电平）的转换方案。而在高扇出或高容性负载连接器的设计中，任何逻辑器件在降低电源电压的同时，其输出驱动能力也随之降低，只有3.3V CMOS/TTL与5V标准TTL之间的转换

13、是一个特例。因为3.3V逻辑与5V逻辑的阂限是相同的。SPI总线既需要较高逻辑电平至较低逻辑电平的转换，也需要将较低逻辑电平转换到较高的逻辑电平。在通过并行总线进行电平转换时，由于通常已存在WR和RD信号，因而可以采用总线开关（如74CBTB3384）来实现不同逻辑电平之间的数据连接。对于单总线或2线接口，一般需要考虑两个问题：一是有单独的使能控制引脚来控制数据流向（占用有效的控制端口），二是芯片尺寸较大（占据较大的线路板尺寸）。任何设计都存在正、反两个方向的影响，但设计人员通常希望其能够工作在任何逻辑电平，也就是希望其是一个既可实现由高电压逻辑至低电压逻辑转换，也可实现低电压逻辑至高电压逻辑

14、的转换，既可完成单向电平转换，也能完成双向电平转换的通用器件。串行外设接口一般由单向控制线、数据输入、数据输出、时钟和片选组成,数据输入/ 输出还可以是MISO(主机输入、从机输出) 和MOSI(主机输出、从机输入) 。SPI 的时钟速率可超出20Mbps ,并由CMOS 推挽式逻辑输出级驱动。数据传输的单向性简化了转换器的设计。由于不必考虑数据在单条信号线上的双向传输问题,因此,可以利用图示的简单电阻二极管方案或晶体管方案（图1-1）。图1-1 电阻-二极管电平转换电路第二章 相关逻辑电路介绍2.1 TTL电路TTL电路是晶体管晶体管逻辑电路的英文缩写（Transister-Transist

15、er-Logic），是数字集成电路的一大门类。它采用双极型工艺制造，具有高速度低功耗和品种多等特点。 从六十年代开发成功第一代产品以来现有以下几代产品。第一代TTL包括SN54/74系列，（其中54系列工作温度为-55+125，74系列工作温度为0+75) ，低功耗系列简称LTTL，高速系列简称HTTL。 第二代TTL包括肖特基箝位系列（STTL)和低功耗肖特基系列 （LSTTL）。 第三代为采用等平面工艺制造的先进的STTL(ASTTL)和先进的低功耗STTL（ALSTTL）。由于LSTTL和ALSTTL的电路延时功耗积较小，STTL和ASTTL速度很快，因此获得了广泛的应用。2.2 ECL

16、电路ECL电路是射极耦合逻辑（Emitter Couple Logic）集成电路的简称,与TTL电路不同，ECL电路的最大特点是其基本门电路工作在非饱和状态。所以，ECL电路的最大优点是具有相当高的速度。这种电路的平均延迟时间可达几个毫微秒甚至亚毫微秒数量级。这使得ECL集成电路在高速和超高速数字系统中充当无以匹敌的角色。在正常工作状态下，ECL电路中的晶体管是工作于线性区或截止区的。因此,ECL集成电路被称为非饱和型逻辑电路。220图2-1 ECL电路 图中 第部分为基本门电路。完成“或/或非”功能 第部分为射级跟随器，完成输出及隔离功能 第部分为基准源电路，具有温度补偿功能13ECL电路的

17、逻辑摆幅较小（仅0.8V，而TTL的逻辑摆幅约为2.0V），当电路从一种状态过渡到另一种状态时，对寄生电容的充放电时间将减少，这也是ECL电路具有高开关速度的重要原因。但逻辑摆幅小，对抗干扰能力不利。由于单元门的开关管对是轮流导通的，对整个电路来讲没有“截止”状态，所以单元电路的功耗较大。从电路的逻辑功能来看，ECL集成电路具有互补的输出，这意味着同时可以获得两种逻辑电平输出，这将大大简化逻辑系统的设计。ECL集成电路的开关管对的发射极具有很大的反馈电阻，又是射极跟随器输出，故这种电路具有很高的输入阻抗和低的输出阻抗。射极跟随器输出同时还具有对逻辑信号的缓冲作用。2.3 PECL电路如果省掉E

18、CL电路中的负电源，采用正电源的系统(+5V)，可将VCC接到正电源而VEE接到零点。这样的电平通常被称为PECL（Positive Emitter Coupled Logic）。如果采用+3.3 V供电，则称为LVPECL。当然，此时高低电平的定义也是不同的。其中，输出射随器工作在正电源范围内，其电流始终存在。这样有利于提高开关速度，而且标准的输出负载是接50至VCC -2 V的电平上。10051005OUT-OUT+5050IN-IN+ 图2-2-1 PECL输出结构 图2-2-2 PECL输入结构在使用PECL 电路时要注意加电源去耦电路，以免受噪声的干扰。输出采用交流耦合还是直流耦合，

19、对负载网络的形式将会提出不同的需求。直流耦合的接口电路有两种工作模式：其一，对应于近距离传送的情况，采用发送端加到地偏置电阻，接收端加端接电阻模式；其二，对应于较远距离传送的情况，采用接收端通过电阻对提供截止电平VTT 和50 的匹配负载的模式。以上都有标准的工作模式可供参考，不必赘述。对于交流耦合的接口电路，也有一种标准工作模式，即发送端加到地偏置电阻，耦合电容靠近发送端放置，接收端通过电阻对提供共模电平VBB 和50 的匹配负载的模式。（P)ECL是高速领域内一种十分重要的逻辑电路，它的优良特性使它广泛应用于高速计算机、高速计数器、数字通信系统、雷达、测量仪器和频率合成器等方面。2.4 T

20、TL电平与ECL电平性能比较 类型性能（单位）TTLECL电源电压/V5-5.2UOL最高允许值/V2.4-0.85UOL最低允许值/V0.4-1.5逻辑摆幅/V2.00.65高电平输入噪声容限/V1.9(0.4)0.21低电平输入噪声容限/V1.05(0.4)0.21每门功耗/mV1040每门传输延迟/ns102抗干扰性能好差表2-1 TTL与PECL性能比较表注：括弧内的数字为极限值 此参数为静态时的功耗，在动态时，功耗随着工作频率而增加，在最高允许频率时可达1mv142.5 逻辑器件的使用注意1多余不用输入管脚的处理3在多数情况下，集成电路芯片的管脚不会全部被使用。例如74ABT1624

21、4系列器件最多可以使用16路I/O管脚，但实际上通常不会全部使用，这样就会存在悬空端子。所有数字逻辑器件的无用端子必须连接到一个高电平或低电平，以防止电流漂移（具有总线保持功能的器件无需处理不用输入管脚）。究竟上拉还是下拉由实际器件在何种方式下功耗最低确定。2选择板内驱动器件的驱动能力，速度，不能盲目追求大驱动能力和高速的器件，应该选择能够满足设计要求，同时有一定的余量的器件，这样可以减少信号过冲，改善信号质量。 并且在设计时必须考虑信号匹配。3. 在总线达到产生传输线效应的长度后，应考虑对传输线进行匹配，一般采用的方式有始端匹配、终端匹配等。始端匹配是在芯片的输出端串接电阻，目的是防止信号畸

22、变和地弹反射，特别当总线要透过接插件时，尤其须做始端匹配。 内部带串联阻尼电阻的器件相当于始端匹配，由于其阻值固定，无法根据实际情况进行调整，在多数场合对于改善信号质量收效不大，故此不建议推荐使用。应选择正确的终端匹配网络，使总线即使在没有任何驱动源时，其线电压仍能保持在稳定的高电平。4. 收发总线需有上拉电阻或上下拉电阻，保证总线浮空时能处于一个有效电平，以减小功耗和干扰。5. 时钟、复位等引脚输入往往要求较高电平，必要时可上拉电阻。6. 注意电平接口的兼容性。 选用器件时要注意电平信号类型，对于有不同逻辑电平互连的情况，请遵守本规范的具体要求。 7. 在器件工作过程中，为保证器件安全运行，

23、器件引脚上的电压及电流应严格控制在器件手册指定的范围内。逻辑器件的工作电压不要超出它所允许的范围。 8. 逻辑器件的输入信号不要超过它所能允许的电压输入范围，不然可能会导致芯片性能下降甚至损坏逻辑器件。 9. 对于带有缓冲器的器件不要用于线性电路，如放大器。10. 可编程器件任何电源引脚、地线引脚均不能悬空；在每个可编程器件的电源和地间要并接0.1uF的去耦电容，去耦电容尽量靠近电源引脚，并与地形成尽可能小的环路。第三章 硬件电路设计3.1 高频放大器基础3.1.1 引言放大器（Amplifier）是应用最广泛的一类电子线路。它的功能是将输入信号进行不失真地放大。在广播，通信，自动控制，电子测

24、量等各种电子设备中，放大器是必不可少的组成部分。基本放大电路是放大电路中最基本的结构，是构成复杂放大电路的基本单元。它利用双极型半导体三极管输入电流控制输出电流的特性，或场效应半导体三极管输入电压控制输出电流的特性，实现信号的放大。从电路的角度来看，可以将基本放大电路看成一个双端口网络。放大电路主要利用三极管或场效应管的控制作用放大微弱信号，输出信号在电压或电流的幅度上得到了放大，输出信号的能量得到了加强。输出信号的能量实际上是由直流电源提供的，只是经过三极管的控制，使之转换成信号能量，提供给负载。放大高频小信号（中心频率在几百千赫到几百兆赫）的放大器称为高频小信号放大器。根据工作频宽的宽窄不

25、同，高频小信号放大器有宽带型和窄带型两大类。所谓频带的宽窄，指的是相对频带，即通频带与其中心频率的比值。宽带放大器的相对频带较带（往往在0.1以上），窄带放大器的相对频带较窄（往往小到 0.01）。高频小信号放大器若按器件分可分为晶体管放大器，场效应管放大器，集成电路放大器；若按通带分可分为窄带放大器，宽带放大器；若按负载分可分为谐振放大器，非谐振放大器。 3.1.2 放大器的性能指标对输入信号源而言，放大器可看作它的负载，用等效电阻Ri表示，称为放大器的输入电阻，定义为Ri = Vi/Ii 。对输出电阻RL而言，放大器可看作它的信号源，用戴维宁等效电压源Vot和RO或诺顿等效电流源Ion和R

26、O表示。它们之间由下列关系式转换Vot = -ROIon根据上述，画出小信号放大器的电路一般模型如图 所示。其中Ro是等效电源的内阻，称为放大器的输出电阻，它是在独立电压源短路或独立电流源开路而保留受控源的情况下，由RL两端向放大器看进去的等效电阻，称为放大器的输出电阻。图3-1 小信号放大器一般电路模型1根据上述定义可见，Ri和RO不是实际电阻，而是等效意义上的电阻。一般情况下，Ri不仅与网络参数，还与输出负载RL有关；RO不仅与网络参数，还与输入信号源电阻RS有关。放大器的增益，又称为放大倍数，用A表示，定义为放大器输出量对输入量的比值，用来衡量放大器放大电信号的能力。根据需要处理的输入和

27、输出电量不同，增益有四种不同的的定义，分别称为电压增益Av ，电流增益Ai ，互导增益Ag ，和互阻增益Ar 。应用中经常讨论的为电压增益，即放大器输出电压Vo与输入电压Vi之比 分贝表示：为了实现高增益和某些其它的特定要求，实际放大器一般都是由多级组成的。图3-2 多级放大器组成1由上图可见，第二级放大器的输入电阻等效为第一级放大器的输出负载；而第一级放大器的输出等效电压源等效为第二级放大器的输入信号源。第二级放大器和第三级放大器之间也有类似的关系，以此类推。若已知每级输出负载时的电压增益，则由于前级放大器的输出电压即为后级放大器的输入电压，因此N级放大器的总电压增益为根据不同要求，多级放大

28、器还可以由不同类型放大器组成。在此不在累述。放大器的失真是指其输出信号不能重现输入信号波形的一种物理现象。根据产生的机理不同，失真可分为线性失真和非线性失真两大类。其中线性失真又有频率失真和瞬变失真之分。必须指出，非线性失真和线性失真都会引起输出信号波形失真，但两者具有本质区别。线性失真仅使信号中各频率分量的幅度和相位发生变化，而不会产生新的频率分量；非线性失真则是由于产生了芯频率分量而造成的。3.2 MC10H606功能概述3.2.1 芯片介绍MC10H606型芯片是6位计数，单向供电的TTL-PECL电平转换芯片。它的主要特征是选择差分PECL或者TTL作为输入电平，并且以差分PECL作为

29、输出电平。异步主要重新设置控制是PECL电平输入。 FN SUFFIXPLASTIC PACKAGE CASE 77602图3-3 MC10H606芯片基于MC10H606可以将TTL电平转换为PECL电平，所以该芯片理论上适用于HPPI总线板对板接口应用的传输。它进一步简化了两板之间同步数据传输的任务。该芯片适用于任何ECL标准：与MECL 10KH逻辑电平兼容，工作电压为5v。该芯片具有速度快、逻辑功能强、扇出能力大等突出优点。采用该芯片可以有效的简化电路，并且具有很高的可靠性，设计起来也相应的十分方便。 QN Dn D Q CLK R CLK TCLK MR图3-4 逻辑模型注 1.当使

30、用PECL作为输入端时，TCLK端必须接地（0V）2.当仅使用一端PECL输入时，则另一个PECL输入端必须接到VBB上，同时TCLK端必须接地。3.当使用TCLK端作为输入端时，PECL端必须接地（0V）3.2.2 芯片引脚图及功能 D0 D2 VCCT D3 D4 D5 VCCE D0 Q5 TCLK Q5 VBB Q4 CLK Q4 CLK VCCE MR Q3 VCCE Q3 Q0 Q0 GND Q1 Q1 Q2 Q2图3-5 MC10H606引脚图表3-1 引脚名称及功能引脚功能D0-D5CLK,CLKTCLKMRQ0-Q5Q0-Q5VCCEVCCT GND TTL数据输入差分PECL时钟输入TTL时钟输入 PECL重置输入 实际PECL输出 反向PECL输出 PECL VCC(+5.0V) TTL VCC(+5.0V) TTL/PECL接地表3-2 真值表DNMRTCLK/CLKQN+1LHXLLHZZXLHLZ低到高转换3.2.3 直流特性名称 特性TA = 0CTA = 25CTA = 85C单位条件最小最大最小最大最小最大VIH输入高电平2.02.02.0VVIL输入低电压平0.80.80.8VVIK输入钳电压平1.21.2