存储器习题.docx

1、存储器习题存储器选择题：1、下面关于半导体存储器组织叙述中，错误的是()。D A、存储器的核心部分是存储体，由若干存储单元构成 B、存储单元由若干存放0和1的存储元件构成 C、一个存储单元有一个编号，就是存储单元地址 D、同一个存储器中，每个存储单元的宽度可以不同2、下面()存储器是目前已被淘汰的存储器。C A、半导体存储器 B、磁表面存储器 C、磁芯存储器 D、光盘存储器3、若SRAM芯片的容量为1024*4位，则地址和数据引脚的数目分别是()。AA、10,4 B、5,4 C、10,8 D、5,84、若计算机字长16位，主存地址空间大小是64KB，按字节编址，则主存寻址范围是()。A A、0

2、64K-1 B、032K-1 C、064KB-1 D、032KB-15、需要定时刷新的半导体存储器芯片是()B A、SRAM B、DRAM C、EPROM D、Flash Memory6、假定用若干个16K*1位的存储器芯片组成一个64K*8位的存储器，芯片内各单元连续编址，则地址BFF0H所在的芯片的最小地址为()。C A、4000H B、6000H C、8000H D、A000H7、假定用若干个16K*8位的存储器芯片组成一个64K*8位的存储器，芯片内各单元交叉编址，则地址BFFFH所在的芯片的最小地址为()。D A、0000H B、0001H C、0002H D、0003H8、假定主存

3、地址位数为32位，按字节编址，主存和Cache之间采用直接映射方式，主存块大小 为1个字，每字32位，写操作时采用全写方式，则能存放32K字数据的Cache的总容量至少应有多少位( )。B A、1504K B、1536K C、1568K D、1600K9、假定主存地址位数为32位，按字节编址，主存和Cache之间采用直接映射方式，主存块大小 为1个字，每字32位，写操作时采用回写方式，则能存放32K字数据的Cache的总容量至少应有多少位( )。C A、1504K B、1536K C、1568K D、1600K10、假定主存地址位数为32位，按字节编址，主存和Cache之间采用全相连映射方式，

4、主存块大小 为1个字，每字32位，写操作时采用回写方式和随机替换策略，则能存放32K字数据的Cache的总容量至少应有多少位( )。D 10题干有问题应为 全相连 因为直接映射没有替换算法，冲突就替换 A、1536K B、1568K C、2016K D、2048K11、假定主存按字节编址，Cache共有64行，采用直接映射方式，主存块大小为32字节，所有编号从0开始。问主存第3000号所在主存块对应Cache行号是()。C A、13 B、26 C、29 D、58 12、有一主存-Cache层次的存储器，其主存容量为1MB，Cache容量为16KB，每字块有8个字，每字32位，采用直接地址映像方

5、式，若主存地址为35301H，且CPU访问Cache命中，则在Cahce的第( )(十进制数表示)字块中(Cache起始字块为第0字块)。A A、152 B、153 C、154 D、15113、关于虚拟存储器，下列说法正确的是( )。A 、虚拟存储器利用了局部性原理、页式虚拟存储器的页面如果很小，主存中存放的页面数较多，导致缺页频率较低，换页次数减少，最终可以提升操作速度、页式虚拟存储器的页面如果很大，主存中存放的页面数较少，导致页面调度频率较高，换页次数增加，降低操作速度、段式虚拟存储器中，段具有逻辑独立性，易于实现程序的编译、管理和保护，也便于多道程序共享 A、 B、 C、 D、 、14、

6、某计算机系统，其操作系统保存在硬盘上，其内存储器应该采用( )。C A、RAM B、ROM C、RAM和ROM D、都不对15、虚拟存储器中的页表有快表和慢表之分，下面关于页表的叙述中正确的是( )。D A、快表与慢表都存储在主存中，但快表比慢表容量小 B、快表采用了优化的搜索算法，因此查找速度快 C、快表比慢表的命中率高，因此快表可以得到更多的搜索结果 D、快表采用快速存储器件组成，按照查找内容访问，因此比慢表查找速度快16、在Cache和主存构成的两级存储器中，Cache的存储时间是100ns，主存的存储时间是1000ns，如果希望有郊存储时间不超过190ns，则cache的命中率至少是(

7、 )。AA、90% B、98%C、95% D、99%17、4片 16K8 位的存储芯片可以设计成（ ）容量的存储器。D. 64K8 位 . 32K4 位 .32K16 位 . 16K32 位A、 B、C、 D、18、在cache存储器系统中，当程序正在执行时，由 完成地址变换。BA、程序员 B、硬件 C、硬件和软件 D、操作系统19、计算机的存储器采用分级方式是为了( )。BA、方便编程 B、解决容量、速度、价格三者之间的矛盾C、保存大量数据方便 D、操作方便20、双端口RAM在( )情况下会发生读写冲突。B A、左端口和右端口的地址码不同。 B、左端口和右端口的地址码相同C、左端口和右端口的

8、数据码不同 D、左端口和右端口的数据码相同21、已知单个存储体的存储周期为110ns，总线传输周期为10ns，则当采用低位交叉编址的多模块存储器时，存储体数应( )。DA、小于11 B、等于11 C、大于11 D、大于等于1122、一个四体并行低位交叉存储器，每个模块的容量是64K*32位，存取周期为200ns，在下述说法中( )是正确的。D A、在200ns内，存储器能向CPU提供256位二进制信息B、在200ns内，存储器能向CPU提供128位二进制信息C、在50ns内，存储器能向CPU提供32位二进制信息D、以上都不对23、某32位计算机的Cache容量为16KB，Cache行的大小为1

9、6B，若主存与Cache地址映像采用直接映像方式，则主存地址为0x1234E8F8的单元装入Cache的地址是( )。CA、0001 0001 0011 01 B、0100 0100 0110 10C、1010 0011 1110 00 D、1101 0011 1010 0024、在Cache中，常用的替换策略有：随机法(RAND)、先进先出(FIFO)、近期最少使用法(LRU)，其中局部性原理有关的是( )C A、随机法 B、先进先出法 C、近期最少使用法 D、都不是25、某存储系统中，主存容量是cache容量的4096倍，cache被分为64块，当主存地址和cache地址采用直接映射方式时

10、，地址映射表的大小应为( )。(假设不考虑一致维护和替换算法位)D A、6*4097bit B、64*12bit C、6*4096bit D、64*13bit26、有一主存-cache层次的存储器，其主存容量为1MB，cache容量为16KB，每字块有8个字，每字32位，采用直接映像方式，若主存地址为35301H，且CPU访问cache命中，则在cache的第( )(十进制表示)字块中(cache起始字块为第0字块)。A A、152 B、153 C、154 D、15127、若由高速缓存、主存和硬盘构成三级存储系统，则CPU访问该存储系统时发送的地址为( )。C A、高速缓存地址 B、虚拟地址

11、C、主存物理地址 D、磁盘地址28、为使虚拟存储系统有效地发挥其预期的作用，所运行的程序应具有的特性是( )。C A、不应含有过多的IO操作 B、大小不应小于实际的内存容量 C、应具有较好的局部性 D、顺序执行的指令不应过多 29、关于虚拟存储器，下列说法正确的是( )。A 、虚拟存储器利用了局部性原理、页式虚拟存储器的页面如果很小，主存中存放的页面数较多，导致缺页频率较低，换页次数减少，最终可以提升操作速度、页式虚拟存储器的页面如果很大，主存中存放的页面数较少，导致页面调度频率较高，换页次数增加，降低操作速度、段式虚拟存储器中，段具有逻辑独立性，易于实现程序的编译、管理和保护，也便于多道程序

12、共享 A、 B、 C、 D、 、30、虚拟存储器中的页表有快表和慢表之分，下面关于页表的叙述中正确的是( )。D A、快表与慢表都存储在主存中，但快表比慢表容量小 B、快表采用了优化的搜索算法，因此查找速度快 C、快表比慢表的命中率高，因此快表可以得到更多的搜索结果 D、快表采用快速存储器件组成，按照查找内容访问，因此比慢表查找速度快31、下列关于虚存的叙述中，正确的是( )。A A、对应用程序员透明，对系统程序员不透明B、对应用程序员不透明，对系统程序员透明C、对应用程序员、对系统程序员都不透明D、对应用程序员、对系统程序员都透明32、在虚拟存储器中，当程序正在执行时，由( ) 完成地址映射

13、。D A、程序员 B、编译器 C、装入程序 D、操作系统应用题1、假定某计算机的主存地址空间大小为64KB，按字节编址，Cache采用4路组相联映射、LRU替换和写回策略，能存放4KB数据，主存与cache之间交换的主存块大小为64字节。请回答下列问题：(1)主存地址字节如何划分？要求说明每个字段的含义、位数和主存地址中的位置(2)Cache的总容量有多少位(3)若Cache初始为空，CPU依次从0号地址单元顺序访问到4344号单元，共重复访问6次。Cache存取时间为20ns，主存存取时间为200ns，试估计CPU访存的平均时间。1、(1)主存64KB=216 所以主存地址位数为16位 Ca

14、che 4KB=212 行数为212/64=26 组数为26/4=24所以主存地址为 6位4位6位标记组号块内地址高6位为标记 中间4位为组号 低6位为块内地址 (2)采用写回策略，所以cache每行增加一个修改位， 采用LRU替换策略得增加计数器位数因为是四路组相联，所以每行增加2位计数器位(LRU)，每行6位标记位，每行1位有效位，所以每行位数为64*8+1+2+6+1=522所以总容量 为64*522=33408位 (3)块大小为64字节，访问到4344号单元，则访问容量为43454096，4355/64=67.89=68块，因此，前0-4095号地址应该都可对应准入cache中，后40

15、96-4344共4个块分别装入 0组、1组、2组、3组替换第0块、1块、2块、3块反复6次 所以第一次循环时每块的第一个单元都没命中其后单元命中，未中次数为 68次 其后的5次循环，组4-15全命中，而0-3组中的第0行均没全中1、2、3行命中，所以未命中次数为8*5=40次 总访存次数为4345*6=26070 未命中次数为68+40=108 所以命中率中(26070-108)/26070=99.5% 所以平均访问时间 为0.995*20ns+0.005*200ns=19.9+1=20.9ns2、设有一个直接映象方式的cache，其容量为8K字，每块内有为16个字，主存的容量是512K字，求

16、(1) 主存有多少个块？多少区？(2) 该cache可容纳多少个块？Cache 字地址有多少位？块号和块内地址各多少位？ (3) 主存的字地址有多少位？区号、区内块号和块内地址各多少位？(4) 主存中的第i块映象到cache中哪一个块中？(5) 将主存的第513块调入cache，则cache的块号为多少？它的区号标志为多少？(6) 在上一步的基础上，送出的主存的字地址为04011H时，是否命中？2、(1)主存块数512KW/16W=219/24=215 块 区512K/8K=219/213=26 (2)cache块为8K/16=29 cache字地址为13位，块号9位，块内地址4位 (3)主存

17、字地址 19位 区号 6位 区内块号即cache块位9位 块内地址4位(4)主存映射到Cache块= i mod 29 (5) 主存块 513=10 0000 0001B块调入，cache块号为513 mod 512=1 区号标志为 1 (6) 地址0000 0100 0000 0001 0001B对应cache块号为1 区标志为2没命中3、有一直接映像的cache系统，cache有8个块构成，CPU送出的主存块地址流序列分别为14、18、14、18、8、4、8、和10（十进制）。求每次访问后，cache的地址分配情况和操作状态。3、每次访问情况及操作见表1418141884810888818

18、1818181818104441414141414141414调入调入命中命中调入装入命中替换4、有一全相联cache系统，cache有8个块构成，CPU送出的主存地址流序列分别为01101B、10010B、01101B、01000B、10010B、00100B、01000B和01010B，即十进制为14、18、14、18、8、4、8、和10。求：（1）每次访问后，cache的地址分配情况。（2）当cache的容量换成4个块，地址流为00110B、01111B、00110B、01101B、01011B、01010B、01000B和00111B时，求采用先进先出替换算法相应地址分配和操作4、(1

19、)每次访问情况及操作见表1418141884810141414141414141418181818181818888844410调入调入命中命中调入装入命中装入(2) cache换成四个块，先进先出每次访问情况及操作见表6156131110876666610101015151515158813131313711111111调入调入命中调入调入替换替换替换5、假定某计算机的Cache采用直接映射方式，和主存交换数据块大小1个字，按字编址，一共能存放16个字的数据。CPU开始执行某程序时，cache为空，在该程序执行过程中，CPU依次访问以下地址序列：2,3，11,16,21,13,64,48,1

20、9,11,3，22,4，27,6和11。请问：(1)每次访问在cache中命中还是缺失？试计算访问上述地址序列的Cache命中率。(2)若cache数据区容量还是16个字，而数据块大小改为4个字，则上述地址序列的命中情况又如何？说明块大小和命中率的关系。6、假定某处理器带有一个数据区容量为256B的cache,其块大小为37B。以下C语言程序段运行在该处理器上，sizeof(int)=4,编译器将变量I,j,c,s都 分配在通用寄存器中，因此，只需考虑数组元素的访存情况。若cache采用直接映射方式，则当s=64和s=63时，缺失率分别为多少？若采用2路组相联映射方式，则当s=64和s=63时

21、，缺失率分别为多少？ Int I,j,c,s,a128;For(i=0;i10000;i+) For(j=0;j128;j=j+s) C=aj;6、s=64时，依次访问数组a0,a64,a0,a64.重复进行，a1在cache的0行，a64在cache的0行，所以每次访问都要重新调入，命中率0%； S=63时，依次访问数组a0,a63,a126, a0,a63,a126重复进行10000次，而a1在cache的0行, a63在cache的7行, a126在cache的7行,因此三个元素a0调入后一直都在，而a63与a126在同一行中冲突，在第1次访问过后，三个元素只有一个命中，命中率约为1/3

22、=33% 2路组相联时，s=64时，依次访问数组a0,a64,a0,a64.重复进行，a1在cache的0组，a64在cache的0组，因为采用2路组相联，所以可映射在不同块中，不存在冲突，命中率约100%；S=63时，依次访问数组a0,a63,a126, a0,a63,a126重复进行10000次，而a1在cache的0组, a63在cache的3组, a126在cache的3组,因此三个元素a0调入后一直都在，而a63与a126在同组中不同的块，在第1次访问，三个元素均不命中，其后均命中，命中率约为100%7、 假定一个计算机系统中有一个TLB和一个L1data cache。该系统按字节编

23、址，虚拟地址16位，物理地址12位；页大小为128B，TLB为4路组相联，共有16个页表项；L1 data cache采用直接映射方式，块大小为4B共16行。在系统运行到某一时刻时，TLB、页表和L1data cache中的部分内容(用十六进制表示)如图所示。组号标记页框号有效位标记页框号有效位标记页框号有效位标记页框号有效位003-0091D100-0071011132D102-004-00A-0202-008-006-003-0307-0631210A34172-0 TLB4路组相联4组16个页表项虚页号页框号有效位000081001031002141003021004-000516100

24、6-000707100813100917100A09100B-000C19100D-000E11100F0D1 部分页表：开始16项行索引标记有效位字节3字节2字节1字节001911256C9AC1-0-21B1034512CD3-0-43212334C22A50D14667233D6-0-7101125465DC82412362123A9-0-A2D1436223C3B-0-C12176832135D161A3F42311E3312D4A4555F-0-L1data cache：直接映射共16行，块大小4B请回答下列问题：(1)虚拟地址表中，哪几位表示虚拟页号？哪几位表示页内偏移量？虚拟页号

25、中哪几位表示TLB标记？哪几位表示TLB索引？(2)物理地址中几位表示物理页号？哪几位表示页内偏移量？在访问cache时，物理地址如何划分标记字段、行索引字段和块内地址字段？(3)CPU从地址067AH中取出的值为多少？要求对CPU读取地址067AH中的过程进行说明。7、(1)虚拟地址16位：页大小为128B则低7位表示页内地址，16-7=9位表示虚页号高9位表示；虚页号 9位页内地址 7位TLB 是4路组相连 16个页表项则有4组 所以虚页号又分为两部分 TLB组索引2位 及和TLB标记9-2=7位，高7位TLB标记 9-2=7位TLB索引 2位页内地址 7位(2)物理地址12位 页大小为1

26、28B则低7位表示页内地址，12-7=5位表示虚页号高5位表示；页号 5位页内地址 7位访问cache时 块大小4B用2位表示块内地址，cache16行用4位表示，标记位则为12-2-4=6位标记6位行号4位块内地址 2位(3) 虚地址067AH=0000 0110 0111 1010B 先查TLB，下划线标出为TLB组号，查0组，查标记为3的，则有效位为0不在快表中，则查慢表 查虚页号 1100B=0CH行， 页框号为19H有效位为1，则命中，转换成物理地址为 1 1001 111 1010B=110011 1110 10 则查cache,行号为1110B=E行 看标记为33H与物理地址标记位一致且有效位为1所以命中，块内地址为10B所以从字节2中就读出数据4AH8、设主存容量为 1MB ， Cache 容量为 16KB ，每字块有 16 个字，每字 32 位。 (1)若Cache采用直接相联映像，求出主存地址字段中各段的位数。 (2)若Cache采用四路组相联映像，求出主存地址字段中各段的位数。(3)若Cache采用全相联映像，求出主存地址字段中各段的位数。9、. 设主存容量为256K字，Cache容量为2K字，