方便预置的倒计时数显定时器实验报告.docx

1、方便预置的倒计时数显定时器实验报告一、内容提要 在人们日常生活中，或大众关心的某项活动中，或电器使用过程中，常常需要一个倒计时计时器，用以醒目的显示要做的事件所剩下的时间，提醒人们做好准备。报告主要讲述了方便预置倒计时器工作原理以及其各个组成部分，记述了我们在整个设计过程中对各个部分的设计思路、对各部分电路设计方案的选择、元器件的筛选、以及对它们的调试、对调试结果的分析，到最后得到比较满意的实验结果的方方面面。二、设计要求及主要指标1.设置开始键。按动开始键倒计时开始，定时结束后声响提示。2.设置预置键。定时时间可以在范围60妙任意预置，预置后的定时可重复使用3.数字式显示剩余时间。4.定时时

2、间到自动进入预置状态，倒计时时预置键无效。三、方案选择及电路工作原理1）设计方案电路的结构框图2）基本原理 倒计时数显式定时器电路由多谐振荡器输出脉冲信号源、预置计数器（加法）、倒计时计数（减法）、D触发器、数码显示管和声响提示电路构成。四、单元电路设计计算1）多谐振荡器输出脉冲信号源 时基电路要求送出频率为1s的方波脉冲。选用555定时器完成上述功能图1. 555的管脚图和功能表12345678OUT555DISGNDVccCOTHTRRD(a) 管脚图（b）功能表TH 1 RD T0 1OUT 01 导通VCO或 VCC3 2 TR VCO或 VCC3 1 2 1 不变 VCO或 VCC3

3、 1 2 1 不变 VCO或 VCC3 1 2 1 0 1 导通截止由定时器555内部结构得知，2个比较器出发输入端6和2是接在一个端点上并跟电容连接，这个端点上的电容电压变动，会同时导致两个比较器的输出电平改变，使RS触发器的输出改变。电源经和给电容充电。当上升到时，=, 输出电压为低电平，放电管T导通，电容经、放电端放电，开始下降，当下降到时，=，输出电压为高电平。同时放电管T截止，放电端断开，电源又经和给电容C充电，使上升。这样周而复始，电容电压形成了一个周期性充电放电的指数波形，输出电压就形成周期性的矩形脉冲。占空比Q=1/2。取频率f =1s，C = 47F，则 。2）预置计数（加法

4、） 74LS190的管脚图和功能表见图2所示， 74LS190为十进制计数器，CTEN为计数允许端，当允许端为低电平时，计数器允许计数。MAX/MIN为最大/最小输出端（也称进位/借位信号输出端）。当计数器作加法计数，且QD QC QB QA =1001时，MAX/MIN=1，有进位输出；当计数器作减法计数，且QD QC QB QA =0000时，MAX/MIN=1，有借位输出。当计数器溢出时，MAX/MIN输出端产生一个宽度为一个CLK周期的正脉冲，同时RCO也形成一个宽度等于时钟低电平部分的负脉冲，上述正脉冲或负脉冲的后沿比产生溢出的时钟脉冲上升沿稍微滞后，它们可作为级联信号来用。3）倒计

5、时计数（减法）图3. 74LS192的管脚图和功能表（a）管脚图123456712111013141516DBCCLRQCQBVccQDQAADOWN74LS19298GNDUPLOADBOCO（b）功能表CLR 1 清零LOAD 工作状态0 1 1 减计数0 0 预置数0 1 1 加计数UP DOWN 74LS192的管脚图和功能表见图3所示，74LS192为十进制计数器，也为双时钟计数器，加法计数脉冲和减法计数脉冲来自两个不同的脉冲源。注意：加到两个时钟端的计数脉冲在时间上应该错开。当计数器作加法计数，且QD QC QB QA =1001时，有进位输出，CO端产生一个宽度等于时钟低电平部分

6、的负脉冲；当计数器作减法计数，且QD QC QB QA =0000时，有借位输出，BO端产生一个宽度等于时钟低电平部分的负脉冲。 4）D触发器 74LS74的管脚图和功能表见图4所示。功能表中带“*”号的状态是不稳定的，当直接置位端S和直接复位端R回到高电平状态时，此状态将不再存在。5)计数时不能预置 6)声响提示当倒计时结束时，555定时器OUT端将输出高电平，蜂鸣器声响提示。一段时间后，OUT端输出低电平，蜂鸣器停止声响提示（通过改变电阻的大小可以改变蜂鸣器声响的时间，电阻越大，蜂鸣器声响的时间越长）。7）其他芯片 1234567109811121314&GND2Y2B2A1Y1B1A3Y

7、3A3B4Y4A4BUcc74LS08双输入四与门&五、完整电路六、元器件清单元件名称规格及用途数量555定时器多谐振荡器和延时电路274HC74集成D触发器174LS02或非门174LS04非门174LS08与门174LS90异步计数器274LS192十进制可逆计数器2七、Multisim仿真以及安装调试过程中遇到的问题，解决方法Multisim仿真过程基本比较顺利，通过逐个模块的设计与仿真，将各功能模块组接到一起，最终完成整个电路功能。安装和调试过程基本和原本的设计要求相符合，在此过程中出现主要问题如下：1. 接线错误2. 电路断路对于以上问题，主要是线路过多过密导致接线混乱和接线过程中粗

8、心大意产生的。考虑到模拟电路可以实现所要求的功能，因此我们坚持了原先的电路图，在所接电路上进行了仔细检查，找出了接线错误，并进行了接线整理，最终实现了整个电路功能。八、电路性能指标测试结果,是否满足要求及对成果的评价经过仿真和连接实物电路，当仿真时按按键“A”进行十位的置数（为六进制），按按键“S”进行个位的置数（为十进制），按按键“space”开始倒计时。假设置数为“11”可看到数码显示管显示数字为“11”并且依次从“11”倒计时到“0”，此时，报警灯闪烁一下。倒计时完毕可看到数码显示管依旧显示为当初置数值“11”。且在倒计时过程中，再按“A”和“S”键进行置数时置数键无效。即，此电路设计满

9、足了所有的设计要求。但，在仿真刚开始时，由于D触发器传输给单稳态电路（如下图）一个负脉冲信号，使得电路进入暂稳态，输出为高电平，报警灯亮。暂稳态的时间为：tp=RCln3 1.1RC。（这里经计算暂态时间约为0.77s）小灯泡熄灭后，方可进行倒计时。由于暂态时间过短，在应用到实际电路时未发现有何不妥或妨碍电路功能之处，所以我们将此暂态时间忽略。九、收获、体会和改进的建议 电子课程设计的过程，不仅仅让我们动了手动了脑，更让我们体会到了理论和实践相结合的重要性，凭空的理论是站不住脚跟的，需要时间来检验。但我们又必须承认理论的重要性，理论是前提，我们必须打好基础。与此同时，我们也体会到了理论与实践的

10、差异性很大。空想的理论没有实践的支持同样是站不住脚的。理论与实践是相辅相成，缺一不可的。在实验设计过程中，让我们体会到以前从来没有过的动手能力，以及新颖的思维方式，让我们从中获益匪浅。这次实习给我们提供了一个应用自己所学知识的机会，从到图书馆查找资料到对电路的设计对电路的调试再到最后电路的成型，都对我们所学的知识进行了检验。结束Multisim仿真进入实验室具体连线对每个人的耐心都提出了考验。连接电路不容马虎，要有耐心。首先，需要每块芯片的实用性进行检验，以免最后因为芯片的原因导致实验结果出不来。其次，由于整个电路过于复杂繁琐，我们需要一个模块一个模块的进行连接检验，调试。在每个模块都调试正确之后再组合到一起，完成整个电路。这次的电子课程设计不仅是对我们所学知识的一次检验，更重要的是培养了我们想问题、做事情严谨的态度和实事求是、认真负责的为事观，更是我们以后为人处事的基础。十、参考文献数字电子技术基础 阎石 主编 高等教育出版社数字电路与逻辑设计 林红 主编 清华大学出版社电工电子实验与仿真 吴敏 张晨彧 等主编 安徽人民出版社数字电路逻辑设计 韩振振 唐志宏 编著 大连理工大学出版社