组成原理第5章.docx

1、组成原理第5章第5章 计算机组成原理课程设计在上一章中，我们详细地介绍了计算组成原理课程设计平台系统，知道了在模式开关的控制下有两种不同的工作平台。计算机组成原理的所有课程设计都将在这两种工作模式下完满的得到实施。一个完整的课程设计可以用多种形式来描述。例如，一个简单的设计可能用硬件描述语言来描述就够了。但一个复杂的设计可能要分成若干个功能模块来描述，而其中的每一个功能模块可能用硬件描述语言来描述，也可能用原理图来描述，这样的描述方式就是混合输入的设计方法。结合计算机组成原理课程设计的特点和学生的实际情况，原理图输入方式最适合课程设计的实施。以此为基点，计算机组成原理课程设计的步骤如图5-1所

2、示。课程设计共分三个阶段：1、设计初始阶段在该阶段中，学生根据所学内容，按照计算机组成原理课程设计的要求，在课程设计报告书中完成方案设计并画出逻辑线路图。2、编程设计阶段在该阶段中，学生将以PC机为平台，在WINDOWS环境下，利用编程软件系统在PC机上生成所画出的逻辑线路，这就是所谓的原理图输入方式。在逻辑线路的生成过程中，可调用元件库提供的元件（例算术逻辑部件、多路开关、寄存器、译码器、逻辑门等），也可以自定义元件。这与常规计算机组成原理课程设计相比较，充分地体现了设计的灵活性，满足了学生的灵活设计思路，是对设计能力的最好体现。当原理图输入完毕后，编程软件系统可对原理图文件进行编译、优化、

3、适配，将错误消灭在设计阶段。最后生成对isp LSI的编程文件。3、isp LSI编程和测试阶段当一个设计完成且产生编程文件后，就可以对isp LSI进行编程。对isp LSI的编程是由编程软件系统中的下载软件驱动的。明确设计要求 课程设计 方案设计 初始阶段 逻辑图设计用库元件或自定义元件 生成逻辑图 编程设计 阶段 编译与优化 生成编程文件 对ispLSI编程 对ispLSI 功能测试 编程与 测试阶段 结束 图 5-1 课程设计步骤下载结束后，逻辑线路就固化在isp LSI1032E中，在模式开关的控制下选用不同的平台，利用提供的开关、指示灯、存储器等硬件资源对逻辑线路进行功能测试，若有

4、错误，则通过审查、修改原理图文件、重新下载、重新测试直至成功为止。若无错，则整个课程设计结束。学生可将逻辑原理图、功能测试结果写在课程设计报告中。为了将计算机组成原理课程设计顺利地、完满地结束，在整个设计过程中将采取由浅入深、由简单到复杂的方法，使学生能扎实地掌握所学知识和设计技巧，能清楚地了解计算机的基本组成、基本原理和设计的过程，最终能清晰地建立起整机概念，我们将计算机组成原理课程设计分为两个阶段；第一阶段为计算机的典型部件设计。在这个阶段中，学生通过对部件的设计，以期达到对部件的构成、设计方法、工作原理及在计算机硬件中的功能作一系统的了解。第二个阶段为计算机综合课程设计。在这个阶段中，学

5、生将用多部件构造一台较为复杂的计算机硬件系统。以期达到对计算机的总体设计、基本构成、基本原理有一个清楚的认识并能建立一个清晰的整机概念，从而也扎实地掌握了一种数字系统的设计方法。5.1 典型部件课程设计5.1.1 多路开关设计1、设计目的 （1）熟悉多路开关的逻辑设计。 （2）熟悉多路开关的应用。 （3）熟悉多路开关的功能测试。2、设计简述多路开关是计算机硬件系统中的常用部件，它在数据通路中起着非常重要的作用。例如，运算器中的数据选择器、输出门中的移位器和微程序控制器中的微地址形成部件等。（1）数据选择器从图5-2中可看出，数据选择器E在控制电位的控制下，可选择并允许一路4位的信息通过选择器E

6、。要求：AE高电平时，LED7-4的状态K15-12的状态BE高电平时，LED7-4的状态K11-8的状态CE高电平时，LED7-4的状态K7-4的状态 LED7-4 数据选择器 E AE BE CEK7-4K11-8K15-12 图 5-2 数据选择器结构框图其中数据选择器的输出定义在LED7-4以显示选择器的输出状态。A操作数定义在K15-12B操作数定义在K11-8C操作数定义在K7-4AE定义在K0BE定义在K1CE定义在K2控制电位高电平有效、状态互诉。设计一选择器满足以上要求。将模式开关置于统调当选择器逻辑线路设计完毕后下载到ispLSI1032E，下载成功后，下一步进行功能测试：

7、将模式开关置分调（推向下方）利用开关和发光二极管测试选择器功能并记录测试结果（2）逻辑运算部件逻辑运算主要有逻辑乘、逻辑或、异或、求反、等四种运算。该运算部件可用与或门等逻辑电路实现。其结构框图如图5-3所示图5-3逻辑运算部件图中逻辑运算部件在控制电位的控制下可实现两个4位操作数的逻辑运算。其中A操作数由开关K设定；B操作数由开关K设定，逻辑运算结果由发光二极管LED显示要求：ABE为高电平时，A、B两操作数实现逻辑乘。 A+BE为高电平时，A、B两操作数实现逻辑或。 ABE为高电平时，A、B两操作数实现半加。 E为高电平时，A操作数取反。 AE为高电平时，A操作数直接传送。 其中：AE定义

8、在K E定义在K ABE定义在K A+BE定义在K ABE定义在K逻辑运算部件设计完成后将模式开关置于统调，将逻辑图下载至ispLSI1032E中。将模式开关置于分调利用开关和发光二极管测试逻辑运算部件的功能并纪录测试结果（3）移位器如图5-4所示，移位器在控制电位的控制下可实现4位信息的移位操作。移位操作通过斜送实现。要求：LM(左移)高电平时，K11K8左移一位，高位移出，低位补零 RM(右移)高电平时，K11K8右移一位，低位移出，高位补零 DM高电平时，LED118的状态K118的状态的(直接传送)其中移位器的输出定义在LED118以显示移位器的输出状态。 LED LED LED LE

9、D11 10 9 811 11 移位器 LM(左移) DM(直送) RM(右移) 0 0K11 K10 K9 K8 图 5-4 移位器结构框图4位操作数定义在K11K8上。LM(左移)定义在K0DM(直送)定义在K1RM(右移)定义在K2设计一移位器满足以上要求。下载时将模式开关置于统调。当逻辑线路下载后进行功能测试：将模式开关置于分调利用开关与发光二极管测试移位器并记录测试结果。5.1.2 微程序控制的运算器设计1、设计目的 （1）熟悉串行进位并行加法器的设计。 （2）熟悉简单运算器的结构。 （3）熟悉微命令的产生和时序。 （4）熟悉运算器功能测试。2、设计简述R2八位加法器 C0 R1 R

10、0 CPR0 CPR1 IR15-8 图 5-5 运算器结构设计一个八位串行进位的加法器，具有加法和加1功能，两操作数由八位寄存器R0、R1提供，其结果放入R2中。具体何种操作可由微命令任意设定。（1）运算器结构运算器结构如图5-5所示。其中R0、R1、R2均为D触发器组成的八位寄存器，在打入脉冲CPRi的作用下，接收数据输入端提供的信息送入Ri中。IR15-8为微指令寄存器的高八位，可定义为操作数。图中打入脉冲CPR0、CPR1、CPR2、进位信号C0均由微指令寄存器的低8位产生。（2）微程序控制器的结构图中1032E之外的部件均由课程设计平台提供，而1032E之内的虚线部分则由学生自行设计

11、。其结构如图5-6所示。当模式开关置于统调时（推向上方），控制存储器ROM2#、ROM1#、IR15-8、IR7-0、L15-8、L7-0、CPIR、A0A7均连入1032E系统中。其中，自行设计的微程序计数PC向控制存储器提供8位微地址，在控存读信号的作用下，读出一条长16位的微指令代码，并在打入命令CPIR的作用下，送入IR15-8、IR7-0。L15-8、L7-0用于显示微指令寄存器IR15-8、IR7-0的内容。 每当按一次脉冲键便产生一个负脉冲，该脉冲的作用是：作为读控存的命令。负脉冲当作CpIR将读出的微指令代码打入IR负脉冲的上升沿使PC1形成下一条微指令的地址。负脉冲反相后的上

12、升沿作为寄存器打入脉冲。73 1032E CPPC68 69 41 34 52 45 RET2 PC 24 8 8 60 - 53 RD CPIR IR15-8 IR 7-0L15-8 L7-0 1 1 8 8 8IR15-8 IR 7-0 8 8 A7 A0 图 5-6 微程序控制器框图微程序时序如图5-6。 P / / 图 5-7 微程序时序微指令格式： CPR0 CPR1 CPR2 常数K字段 C0 CPR0 CPR1 CPR2 IR15 IR8IR7 IR6 IR5 IR4字段分配：IR15IR8：定义为8位操作数IR7 ：为1，C01 为0，C00IR6 ：为1，产生CPR0IR5

13、：为1，产生CPR1IR4 ：为1，产生CPR2（3）调试步骤：将模式开关置于统调设计运算器和PC逻辑线路并下载至1032E中再将模式开关置于分调编制微程序例如55AAR2执行过程如下： 55R0 AAR1R0R1R2结束需三条微指令（每一流程需一条微指令）写出微指令二进制代码和十六进制代码形式键入微指令十六进制代码至控存ROM2#、ROM1#中，微指令从零号单元开始存放。将模式开关置于统调按一次RET2键将PC置零。每按一次脉冲键读出并执行一条微指令。 当微程序执行完时检查并记录结果（4）写出设计调试报告画出所有逻辑线路图写出微程序清单记录功能检查情况。5.1.3 微程序控制的存储器读写系统

14、设计1、设计目的 （1）熟悉随机存储器读写系统结构设计。 （2）熟悉随机存储器的读写时序。 （3）熟悉随机存储器的读写操作的微程序实现。 （4）熟悉随机存储器的功能测试。2、设计简述当模式开关置于统调时，课程设计平台为设计环境提供了容量为2568的随机存储器。在此基础上，学生只要设计相应的外围电路和时序就可以对随机存储器进行读写操作。其结构框图如图5-8所示。（1）结构及信号索引图中MAR为地址寄存器、R为数据寄存器。1032E引脚信号如下： A7A0 地址信号，方向指向RAM。 DO7DO0数据信号方向指向RAM即提供写入内存的数据。 DI7DI0 数据信号方向指向1032E，即存储器的读出

15、信息。 存储器读命令，低电平有效。 存储器写命令，低电平有效。IR15-8微指令寄存器IR高八位，可定义为地址信号写入MAR7-0或定义为数据写入DO7-01032E CPMAR73 CPR 41-34 10-3 71 70 18-11 33-26R MAR7-0 DI7-0 DO7-0 A7-0 IR15-8 2568 RAM 图 5-8 随机存储器读写结构框图（2）微指令格式及微程序编制 CPR CPMAR WR RD P常数K字段 . CPR CPMAR IR15 IR8 IR3 IR2 IR1 IR0其中常数K定义为地址数据IR3为1产生CPRIR2为1产生CPMARIR1为1产生IR

16、0为1产生微程序的编制由存储器的操作确定： 例：将数据55H送入RAM中的05H单元（写操作） 执行过程如下： 05HMAR 55HRAM 将RAM05H单元中的内容读出送R执行过程如下： 05HMAR RAMR （3）调试步骤将模式开关置统调：设计存储器外围逻辑并下载至1032E中。将模式开关置分调设计微程序并将微程序以十六进制代码键入ROM2#、ROM1#中。将模式开关置统调：按一次脉冲键读出并执行一条微指令，并检查微指令执行情况，直至结束。（4）写出设计调试报告画出逻辑线路图写出微程序清单记录功能检测情况（5）连续读写存储器系统设计设计一存储器外围控制逻辑，具有连续按动脉冲键20次，将数

17、据019依次存入存储器019号单元。要求学生独立完成并完成以下工作（不用微程序控制）：设计目的设计简述逻辑设计调试步骤设计与调试报告5.2 一个简单计算机设计示范通过前面的典型部件设计与调试，我们对数据选择器、移位器、加法器、运算器、存储器和微程序控制器有较透彻的了解。在此基础上我们可着手一个简单计算机的设计，由于计算机涉及的部件较多、结构原理较复杂，对于一个初设计者来讲感到无从下手。为此先给出一个简单计算机的设计范例，学生可通过该范例熟悉计算机的设计步骤、设计思路和调试步骤，为独立完成计算机设计奠定一个扎实的基础。结合计算机组成原理的教学内容和课程设计平台系统，计算机的设计与调试步骤如下：拟

18、定指令系统 确定总体结构逻辑设计确定控制方式编制指令流程编制微程序 分调 联调图 5-9 计算机的设计步骤5.2.1 拟定指令系统指令系统是设计计算机的依据，因此拟定指令系统是很重要的一件工作。拟定指令系统将涉及到基本字长指令格式、指令种类、寻址方式等内容。这些内容的确定又和总体结构密切相关，在范例中（以下称模型机），我们尽量简单处理这些问题，目的是给大家一种清晰的设计思路。基本字长课程设计平台中配置的存储器容量为2568，显然基本字长只能定为8位。指令格式指令格式可有单字长指令和双字长指令两种，在双字长格式中，第二字节一般定义为操作数或操作数地址。指令格式为： 7 4 3 2 1 0操作码O

19、P 源操作数 目的操作数 指令类型 模型机有单操数指令、双操作数指令和无操作数指令。 操作码OP共4位，最多可定义16条指令。 例 MOV ADD 数据的传送单位为8位（一个字节）数据的传送范围RR RRAM RAMR寻址方式由于指令较短、操作数字段仅两位，为了简化硬件设计，将源操作数字段和目的操作数字段的寻址定义为不同的含义。源操作数字段寻址方式 目的操作数寻址方式 00 R0 00 R1 01 （R0） 01 （R1） 10 I 10 I 11 D 11 DRi 表示操作数就在寄存器中（Ri）表示操作数地址在寄存器中 I 指令的第二个字节为操作数或称立即寻址（D）指令的第二个字节为操作数的

20、地址源操作数使用R0寻址目的操作数使用R1寻址这样设计的目的是为了简化运算器选择门的设计和缩短指令长度。5.2.2 确定总体结构总体结构如图5-10所示。1、寄存器的设置R0、R1为通用寄存器，8位。IR为指令寄存器，8位。PC程序计数器，8位。MAR为地址寄存器，8位。2、加法器的设置为简化设计，采用为8位带串行进位并行加法器3、选择器的设置连入A选择器的数据来源是RAM的读出数据和R0寄存器的数据。连入B选择器的数据来源是PC的数据和R1的数据。4、数据通路数据通路的设计在总体结构中是最重要的一个问题。模型机的数据通路是以总线为基础以CPU为核心构成的。信息的传送路径：取指令 MA CPI

21、R RAM 选择器A Bus IR送指令地址 PB CPMAR PC 选择器B Bus MAR指令计数器1 PB c0 cppc PC 选择器B Bus PCR0R1 RA CPR1 R0 选择器A Bus R1R1RAM RB R1 选择器B Bus RAM5.2.3 逻辑设计总体结构确定之后，便开始总体结构中各部件的逻辑设计和部件之间的连接。总体结构中，虚线框内的RAM是1032E之外预先配置好的。1、加法器的逻辑设计如附图2所示，模型机中的加法器是由八个一位全加器构成，全加器之间采用简单的串行进位。全加器逻辑原理如附图3所示。2、选择器的设计选择器A和选择器B的结构形式一样，如附图4所示

22、，在控制电位EN0和EN1的控制下，分别选择R0的或R1的数据通过选择器，进入加法器。EN0和EN1是互斥的，高电平有效。3、寄存器的设计不带复位的寄存器结构中R0、R1通用寄存器，可存放操作数或结果、中间结果，每个寄存器均由8个D触发器构成。在CPRi的作用下接收总线的数据送入寄存器，输出连入选择器。结构如附图5所示。指令寄存器IR其结构同通用寄存器。带复位的寄存器结构中MAR地址寄存器是一个带复位的寄存器，带复位是指当有复位信号时，MAR清零。逻辑图如附图6所示。程序计数器的设计程序计数器结构如附图6所示。PC加1是通过加法器实现的。复位信号RET的作用是有复位信号时，计数器PC清零。部件

23、之间的连接由系统结构图5-10可看出，部件之间的连接是采用以CPU为中心的总线连接方式。加法器的输出通过总线BUS连接到所有寄存器和存储器的输入端，除指令寄存器IR和地址寄存器MAR的输出端外，其它部件的输出端分别送入选择器A和选择器B。连线图如附图1所示。2.2.4确定控制方式控制命令是确定信息的流向，不同的数据通路需要不同的控制命令。图5-10中，涉及到了许多控制命令例如CPR0、CPMAR、MA、RB、等等，这些命令如何产生？通常有两种方式，即组合逻辑方式和微程序方式，模型机采用微程序方式。微程序的执行方式采用增量、垂直方式。1、微程序控制器的结构前面已提到过，如图4-4所示，主要由控制

24、存储器ROM2#、ROM1#、微指令寄存器IR15-8、IR7-0构成。L15-8、L7-0用于显示微指令寄存器IR的内容，便于观察。以上这些部件由课程设计平台提供，而微程序计数器和微地址形成部件后面介绍。2、微程序控制器的时序微程序控制器的时序非常简单如图5-11所示。 P / / 图 5-11 微程序控制器时序P脉冲的低电平用做控制存储器读命令P脉冲的上升边沿将读出的微指令送IR脉冲的上升边沿将形成的后继地址送微程序计数器PC，同时将运算结果（总线的数据）送指定的寄存器。3、微指令格式微指令字长16位即IR15IR0。（1）微指令字段定义A选择器控制：IR15IR14 0 0 备用 0 1

25、 RA 1 0 MA 1 1 备用B选择器控制：IR13IR12 0 0 备用 0 1 PB 1 0 RB 1 1 备用输出分配：IR11IR10IR9 0 0 0 备用 0 0 1 CPR0 0 1 0 CPR1 0 1 1 CPPC 1 0 0 CPIR 1 0 1 CPMAR 1 1 0 备用 1 1 1 备用低位进位控制： IR8 0 C00 1 C01存储器读写控制：IR5IR4 1 0 0 1 后继微地址形成方式：IR2IR1IR0 0 0 0 备用0 0 1 PC1 顺序执行0 1 0 JP无条件转移，地址由IR15-8提供。 0 1 1 QJP高四位按操码转移，低4位为0。 1

26、 0 0 YJP给定高4位低4位按源寻址方式转移。 1 0 1 MJP给定高4位低4位按目寻址方式转移。 1 1 0 备用 1 1 1 备用（2）微命令形成逻辑微命令形成逻辑电路如图5-12所示。图中二四译码器逻辑原理如附图3所示。 三八译码器逻辑原理如附图8所示。（3）后继微地址产生逻辑为简单起见只选三种后继微地址生成方式即增量方式、无条件转移方式、按操作码转移方式。其结构框图如图5-13所示。PC EN 微地址形成部件 JP QJP 操作码IR8-5 微指令IR15-8 图 5-13 后继地址形成逻辑当EN1时，微程序计数PC执行加1操作。当EN0时且JP1时，无条件转移。当EN0时且QJ

27、P1时，按操作码转移。4、微程序编写为了便于学习掌握、容易理解，我们仅对几条指令进行微程序设计，为了简化微地址形成部件的控制逻辑，将按源操作数寻址转移和目的操作数寻址转移并入按操作码转移方式。（1）程序MOV1 05#，R0MOV2 01#，R1ADD R0，R1MOV3 R1，（R0）（2）操作码二进制代码MOV1：0001MOV2：0010ADD ：0011MOV3：0100（3）微程序入口（十六进制代码）取指令入口：00HMOV1入口：10HMOV2入口：20HADD 入口：30HMOV3入口：40H（4）指令执行流程指令流程 00RAM IR PC+1PC 10 20 30 40 PC MAR PC MAR R0 +R1 R1 R0 MAR PC+1PC PC+1PC PC MAR R1 RAM RAM R0 RAM R1 J P PC MAR PC MAR PC MAR JP JP JP 图5-14指令执行流程（5）编制微程序根据指令流程和微指令格式就可以开始编制微程序工作了。