彩灯循环控制电路.docx

1、彩灯循环控制电路电子技术课程设计四路彩灯控制器设计与制作学院：电子信息工程学院专业、班级：学号：指导教师：2011年12月word1.设计任务与要求 （2）2.总体框图 （3）3.选择器件 （5）4.功能模块 （11）五总体设计电路 （14）(16)六.课程设计心得四路彩灯控制器设计与制作一、设计任务与要求设计一个循环可预置序列发生器，并用一控制彩灯的循环显示。不 同的预置产生不同的效果。实现循环序列发生器和彩灯控制电路，使得彩灯按一定的规律循环 显示。假定循环规律为：L1-L8的状态是00001111（0表示灭，1表示亮）, 每隔一秒灯L1-L8的状态依次循环一位，即：设讣控制电路，可自动预

2、置4种不同的初状态，每隔64秒改变一种, 并在这四种初状态循环，使得彩灯定时改变显示的效果，假定四种不同的 初状态为:00001111, 00010001, 00110011, 01110111二、总体框图时钟信号发生电路循环序列发生预置控制电路彩灯控制电路时钟信号发生电路部分：振荡器有多种振荡器电路，其中（3）图为CMOS非门构成的振荡器，（b）图 为石英晶体构成的振荡器，（C）图为555构成的多谐振荡器。CMOS非门构成的 振荡器的振荡周期T二1.4RC, 555构成的振荡器的振荡周期T二0.7 （&+2RJ Co我最终还是选择了 555构成的振荡器，因为555使用起来方便、简单。通过调节

3、Rl, R2和C1的大小调节振荡频率以达到1HZ的秒钟连续脉冲R l50knP 2OpF图1 CMOS非门构成的振荡器（a）22MOOH32768Hz3/22pF图2石英晶体振荡器（b）vcc图3 III 555定时器构成的多谐振荡器循环序列发生器部分：3个74LS163构成循环序列发生器部分，由于是64秒改变一种状态，所以 用二片74LS163组成一个64位加法计数器（按16x4进行把2个74LS163组装 计数器），每循环一次64位产生一个进位输入到第三个74LS163,第三个74LSI63 是一个4位加法讣数器，并通过它来控制预置控制电路中的4个73LS373的使 能端，从而决定输入的每

4、种初态。详细的控制办法是：让第三个74LSI6的输出00分别通过一个非门变成11再和头2个74LS163 的进位一起通过一个三输入与非门变成低电平0加到初态为00001111的 74LS373的使能端，这样就可以使器导通。当前面的64位计数器在来一个进位时，00变成01,这样让1的那个输出端 通过一个非门，然后和0的端口以及刚才的进位一起通过个与非门，是输出为0 节到初态为00010001的第二个74LS373的使能端，让其导通。再次过64秒后，计数器产生一个进位使第三个74LS373输出为10,让1的 端口通过一个非门，然后把它和0的端口以及进位信号一起输送到一个三输入与 非门，使之输出为0

5、接到初态为00110011的第三个74LS373的使能端让其工作。最后在完成一次64位的计数，产生一个进位，使之变成11,把他们都风别 通过一个非门，然后在和进位信号一起通过一个三输入的与非门，并把它的输出 0接到滴4个初态为01110111的74LS373的使能端，使其工作。由于第三个的74LS373是一个4位加法计数器，所以当到了 11时自己乂自 动返回到00,加法器完成一个64计数，就产生一个进位，00 乂变为01。依次 往复循环。预置控制电路部分：4个74LS373构成预置控制电路部分，因为存在4种不同的初态，考虑到 74LS373的高阻态而且它拥有8个输出端正好符合要求，所以我们可以

6、把这4种 初态预先寄存在此。山于使能端关闭时74LS373的输出是呈现高阻态所以可以 把他们的输岀端直接相互连在一起然后分别送至2个74LS194移位寄存器的输 入端。把四个74LS373的Q1都连在一起放到第一个74LS194的第一个输入端， 然后把四个74LS373的Q2都连在一起放到第一个74LS194的第二个输入端，依 次放置，直道把四个74LS373的Q8连在一起放到第二个74LS194的第四个输入 端。除此之外，我们还应把所存信号始终至于高电平。就可以保证当使能信号一 存在就可以输出一开始就寄存在器件里的数据。彩灯控制电路部分：2个74LS194构成彩灯控制电路的主电路,8个彩灯分

7、别接在2个的输岀端, 考虑到题LI要求8种状态是右移的，我们只需把每个的SR端和Q3端相连即可 实现右移。由于当S0S1是11时置数，S0S1是10时实现右移，所以我们可以把 64位加法计数器部分产生的进位作为S1的输入信号送给Sb于是当产生一个 进位时，74LS373输出的状态就可以顺利的置入双向移位寄存器74LS194内，当 这个脉冲过来后时，S1又变为0,于是就可以实现右移了。以上所有的期间的脉冲信号都是同一个脉冲信号，均山555定时器来产生，以保证同步。三、选择器件本次课程设计所用器件如表一:型号名称数目74LS194双向移位寄存器274LS163十六进制加法计数器374LS373数据

8、寄存器474LS04非门374LS12三输入与非门474LS08与门174LS00与非门1555定时器脉冲信号发生器11)74LS194移位寄存器1| l.s| 丄4 人3丨 3LQ:| V二 Qo Q 1 U 2 Q CP S1 So/ C?-1OI 丐只 号 Q P丄 一？ 勺 号7严 1 7| *1图4 引脚排列其中Do, Di, D2, Ds为并行输出端；Sr为右移串行输入端，Sl为左移串行 输入端；ShS0为操作模式控制端；CP为时钟脉冲输入端。功能表InputsOutputsClearModeClockSerialParallelQaQbQcQdS1SORightABcDLXXXX

9、XXXLLLLHXXLXXXXOao警QcoOdoHHHtXabcacdHLHtXXXXHAnOcnHLHtXXXXLOahQCnHHLTHXXXQBnQCnQOnHHHLtLXXXQBn OaoQCnDnLHLLXXXXX080OooOdoH 高电平 L一低电平X 任意电平 t 一低到高电平跳变 a-d A-D堆的稳态输入电平Qao-Qdo 规定的稳态条件建立前Qa-Ad的电平QwQs时钟最近的f前Qa-Ad的电平图六 内部原理图2)74LS163计数器它是同步十六进制加法记数器，当LOAD端输入底电平时处于预置数状态,DO、 DI、D2、D3的数据将会在CP上升沿到达时被置入QO、QI、Q

10、2、Q3中，它的预 置数是同步的。下图是74LS163的引脚分配图，图中LD为预置数控制端，D0-D3 为数据输入端，C为进位输出端，RC为异步置零端，QO-Q3位数据输出端，EP 和ET为工作状态控制端。163的清除是同步的。当清除端CLEAR为低电平时，在时钟端(CLK)上 升沿作用下，才可完成清除功能。163的预置是同步的。当置入控制端LOAD为低电平时，在CLK上升沿作用下，输出端(QA-QD)与数据输入端(A-B)相一致。当CLK ill低至高跳变 或跳变前，如果计数控制端(ENP、ENT)为髙电平，则LOAD应避免山低至高电 平的跳变.巴匸凹 mzniiUR CP D. D D.

11、CTe.图七 74LS163引脚图篩入出CRLDCTpCPtCPDoDiDiDsQoQi02Q?0XXXtXXXX000010XXtdodicb6dithdj11!1tXXXX计数110XtXXXX保持11X0XXXXX保持图八 74LS163功能表163的计数是同步的,靠CLK同时加在4个触发器上而实现。当ENP和ENT 均为高电平时，在CLK上升沿作用下QA-QD同时变化，从而消除了异步计数器中 岀现的计数尖峰。163有超前进位功能。当计数溢出时，进位端（RCO）输出一 个高电平脉冲，其宽度为Q0的高电平部分。在不外加门电路的情况下，可级联成N位同步计数器。在CLK岀现前，即使ENP、 E

12、NT、CLEAR发生变化，电路的功能也不受影响。3）74LS373寄存器74LS373是八D锁存器（3S,锁存允许输入有回环特性），常应用在地址锁存 及输出口的扩展中。74LS373内有8个相同的D型（三态同相）锁存器，山两个控 制端（11脚G或EN； 1脚OUT、CONT、0E）控制。当0E接地时，若G为高电平， 74LS373接收111 PPU输出的地址信号；如果G为低电平，则将地址信号锁存。 工作原理：74LS373的输出端0007可直接与总线相连。当三态允许控制端0E为低电平时, 0007为正常逻辑状态，可用来驱动负载或总线。当0E为高电平时，0007呈高 阻态，即不驱动总线，也不为总

13、线的负载，但锁存器内部的逻辑操作不受影响。当锁存允许端LE为高电平时，0随数据D而变。当LE为低电平时，0 被锁存在已建立的数据电平图十功能表图九引角图4） 555定时器应用国产双极型定时器CB555电路结构图。它是由比较器Ci和C?,基本RS触 发器和集电极开路的放电三极管Td三部分组成。VH是比较器C1的输入端，VI2是比较器C2的输入端。0和C2的参考电压 VR1和VR2 111 Vcc经三个五千欧电阻分圧给出。在控制电圧输入端Vco悬空时， V沪2/3V耳二1/3%。如果Vg外接固定电压，则VR:=VC0, VQl/2Vc。Rd是置零输入端。只要在Rd端加上低电平，输出端vo便立即被置

14、成低电 平，不受其他输入端状态的影响。正常工作时必须使Rd处于高电平。图中的数 码18为器件引脚的编号。图十一 555定时器逻辑符号555定时器是一种中规模集成电路，只要在外部配上适当阻容元件，就可以 方便地构成脉冲产生和整形电路。图十二 555定时器内部结构图(A)电路组成555集成定时器由五个部分组成。1、 基本RS触发器：山两个“与非”门组成2、 比较器：Cl、C2是两个电压比较器3、 分压器：阻值均为5千欧的电阻串联起来构成分压器，为比较器 C1和C2提供参考电压。4、 晶体管开卷和输出缓冲器：晶体管VT构成开关，其状态受端 控制。输出缓冲器就是接在输出端的反相器G3,其作用是提高 定

15、时器的带负载能力和隔离负载对定时器的影响。(B)基本功能当斤=0时，0 = 1,输出电压= VOL为低电平，VT饱和导通。 7 1当= 1时，Vr/二c时，V- Cl输出低电平，C2输出高电平, 0 = 1, Q=0, v（）= VOL , Td饱和导通。_ 7 i当R = . VTll -Vcc. V-Vcc时，Cl、C2输出均为高电平，基本RS 3触发器保持原来状态不变，因此卩。、VT也保持原来状态不变。 2 1 当/? = 1. Vn/ v二纟-Vg时,Cl输出高电平,C2输出低电平，0 = 0,Q=b v, = Voll, VT截止。555定时器功能表输入输出阈值输入（51）触发输入（

16、5 J复位（虑。）输出（）放电管TXX00导通松11截止松10导通1不变不变表二 555定时器逻辑功能表5） 74LS04 非门当输入信号为高电平时，应保证三极管工作在深度饱和状态，以使输出电平 接近于零。为此，电路参数的配合必须合适，保证提供给三极的基极电流大于深 度饱和的基极电流。仔细观察一下图中给出的三极管开关电路即可发现，当输入为高电平时输 出等于低电平，而输入为低电平时输出等于高电平。因此输出与输入的电平之间 是反向关系，它实际上就是一个非门。（亦称反向器）。当输入信号为高电平时，应保证三极管工作在深度饱和状态，以使输出电 平接近于零。为此，电路参数的配合必须合适，保证提供给三极的基

17、极电流大于 深度饱和的基极电流。设计电路所用的芯片是74LS04,如下图所示：叱C图十三 74LS04的内部结构图功能表如下图:表三 非门功能表 _ 逻辑符号逻辑函数孟Y二A1A1U141 VCC1Y2136A2A3126 丫2Y4115A3A5105Y3Y694AGND784Y图十四 74LS04的管脚图四、功能模块1)555多谐振荡器组成脉冲发生器多谐振荡器不需要外加输入信号，只要加上直流电源就能自动输出相应频率 和宽度的矩形脉冲。山于矩形脉冲含有丰富的高次谐波，所以称为多谐振荡器。多谐振荡器电路能从一种状态翻转到另一种状态，变化极其迅速。多谐振荡器的 稳定度及频率的准确度决定了数字钟计时

18、的准确程度，通常选用成品振构成振荡 器电路。一般来说，振荡器的频率越高，计时精度越高。如果精度要求不高也可 采用集成逻辑门与RC组成的时钟源振荡器或山集成定时器5亦与RC组成的多谐 振荡器。参考电路图如图所示图十六 多谐振荡器输岀波形图如下所示:振荡器是数字钟的核心。振荡器的稳定度及频率的准确度决定了数字钟讣 时的准确程度，通常选用成品振构成振荡器电路。一般来说，振荡器的频率越高, 讣时精度越高。如果精度要求不高也可采用集成逻辑门与RC组成的时钟源振荡 器或山集成定时器555与RC组成的多谐振荡器。这里选用555组成的多谐振荡 器，多谐振荡器的频率可以设为为fo=1000HZo2）循环序列发生

19、器两个16进制加法计数器构成了一个64进制的计数器，由于是64秒改变一 种状态，所以用从右开始数的前二片74LS163组成一个64位加法计数器（按16 X 4进行把2个74LS163组装计数器），每循环一次64位产生一个进位输入到第 三个74LS163,第三个74LS163是一个4位加法计数器，并通过它来控制预置控 制电路中的4个73LS373的使能端，从而决定输入的每种初态。用最左边的 74LS163组成一个4进制的加法计数器。电路图如下：图十七循环序列发生器电路3）预置控制电路：74LS373构成预置控制电路部分，因为存在4种不同的初态，考虑到74LS373 的高阻态而且它拥有8个输岀端正

20、好符合要求，所以我们可以把这4种初态预先 寄存在此。山于使能端关闭时74LS373的输出是呈现高阻态所以可以把他们的 输出端直接相互连在一起然后分别送至2个74LS194移位寄存器的输入端。电 路图如下：图十八 预置控制电路部分4）控制显示电路体现了题L1要求的4种初态，64秒变换的方式五、总体设计电路图在Multism2001中仿真此电路，64位的加法计数器每完成一次64计数，就 会产生个进位信号，这个进位信号会控制4进制加法计数器的计数端使其计数， 4进制的法计数器没产生一个数会和那个64位的进位信号一起通过一系列TTL 门电路到达73LS373控制的预置电路。通过控制其使能端来控制初态的

21、导入。我 把4种不同的初态接到了两片74LS194的输入端，考虑到题口是要求右移，我把 S1的直接和64位的进位信号端接到了一起，把SO 一直接高电平。有进位信号时, SOS1是11会把一种 初态置进去。01时乂会实现右移。自动预置4种不同的初 状态，每隔64秒改变一种，并在这四种初状态循环，使得彩灯定时改变显示的 效果,四种不同的初状态为:00001111, 00010001, 0011001b 0111011164秒变 换一种初态，变换初态后的64秒内是一直在循环右移的。依次往复运行。经过对以上各个步骤的总结可以的到最终的结果，通过软件对最后的结果进 行仿真，验证本次试验设计的正确性。总体

22、的电路图和仿真结果如下：IhIDIQ f7n 4J* 3= fDb.wQ * W丽I41U16AfLSlh -U17-frl吠二于U18VCC-o5V六、课程设计心得课程设计刚开始，拿着选定的题U不知如何入手。毕竟课程设计不同于实验 课，电路图都要自己设计。静下心来，仔细分析题Lh再加上指导老师的说明与 提示，心中才有了一些设计方案。将整个系统根据不同的功能分成不同的模块， 再分别进行设计，逐个攻破，最后再将其整合。在设计过程中，我接触的芯片有的是平时上课没有接触过的，所以我必须从 头了解每个陌生芯片的作用以及管脚图，尽管最后还不是运用的很熟练，但是至 少对这些芯片有了初步的认识与了解。通过这

23、次课程设计，使我受益颇多。既巩 固了课上学过的理论知识，乂掌握了一些课外芯片的用处。在此基础上学习了数 字设计系统的基本思想和方法，学会了科学的分析实际问题，通过查资料，分析 资料和请教老师、同学，等多种学习途径，独立思考。同时也培养了我严谨的工 作态度。在此次的思路彩灯控制器设计过程中，我更进一步地熟悉了芯片的结构 及掌握了各芯片的工作原理和其具体的使用方法。在设计电路中，往往是先仿真 后连接实物图，在仿真时我深刻的体会到理论与实践的差距，在连接实物图时, 你乂会发现有时仿真和电路连接并不是完全一致的，在实际的电路连接中往往容 易遗漏。因此仿真图和电路连接图还是有一定区别的。但是在设计电路的连接 图中出错的主要原因都是接线和芯片的接触不良以及接线的错误所引起的总之，经过这次的课程设计，我对理论知识有了进一步的理解，尤其时芯片 的结构及掌握了各芯片的工作原理和其具体的使用方法。其次是我乂明白了许多 理论与实践的不同之处，最后就是学会了调试较复朵数字电路的方法，验证所设 计电路的功能，增强了动手能力。总而一句话，在老师的帮助下，这次课程设计 收获颇多。