原码乘法电路的设计与实现数电报告.docx

1、原码乘法电路的设计与实现数电报告沈阳航空工业学院北方科技学院课程设计说明书课程名称 数字电路课程设计 学 生 姓 名 刘 佳 专 业 测控技术与仪器班 级 B841401 学 号 17 指 导 教 师 富 刚 完 成 日 期 2010年9月7日沈航北方科技学院课程设计任务书教学部 工学一部 专业 测控技术与仪器课程设计题目 原码乘法电路的设计与实现班级 B841401 学号 B84140117 姓名 刘佳课程设计时间 2010 年 8月 28 日至 2010 年9 月7日 课程设计的内容及要求：（一） 主要内容试用全加器、位移寄存器、计数器和门电路设计一个数值为3位的原码乘法电路。（二） 基本

2、要求 1必须用实验室现有的器件完成； 2独立完成电路的设计，组装和调试，通过指导教师当场验收；3交出完整的课程设计报告；（三） 主要参考书1 鲍家元，毛文林，数字逻辑，北京：高等教育出版社，20032 唐志宏，韩振振，数字电路与系统，北京：北京邮电大学出版社，20083 白中英，数字逻辑与数字系统，北京：科学出版社，20094 闫石主编，数字电子技术基础，北京：高等教育出版社，2009（四） 评语 （五） 成绩指导教师 富刚 2010年 9 月7 日负责教师 富刚 2010 年 9 月7 日1概述本文采用一位全加器阵列的方式完成加法运算，此方法虽然实际连接较为复杂但具有较高的可靠性，输出延迟取

3、决于运算位数，适合于低位数的乘法运算。2需求分析在定点计算机中,两个原码表示的数相乘的运算规则是:乘积的符号位由两数的符号位按异或运算得到,而乘积的数值部分则是两个正数相乘之积。设n位被乘数和乘数用定点整数表示：被乘数 原f.n110乘数 原f.n110则乘积原(ff)(n110)(n110)式中,f为被乘数符号,f为乘数符号。乘积符号的运算法则是：同号相乘为正,异号相乘为负。由于被乘数和乘数和符号组合只有四种情况(ff00,01,10,11),因此积的符号可按“异或”(按位加)运算得到。数值部分的运算方法与普通的十进制小数乘法类似,不过对于用二进制表达式的数来说,其乘法规则更为简单一些。设1

4、101,1011.让本电路们先用习惯方法求其乘积,其过程如下:图1二进制乘法原理运算的过程与十进制乘法相似:从乘数的最低位开始,若这一位为“1”,则将被乘数写下；若这一位为“0”,则写下全0。然后在对乘数的最高为进行乘法运算,其规则同上,不过这一位乘数的权与最低位乘数的权不一样,因此被乘数要左移一位。以此类推,直到乘数个位乘完为止,最后将它们统统加起来,变得到最后乘积。如果被乘数和乘数用定点整数表示,本电路们也会得到同样的结果。人们习惯的算法对机器并不完全适用。原因之一,机器通常只有n位长,两个n位数相乘,乘积可能为2n位。原因之二,只有两个操作数相加的加法器难以胜任将n各位积一次相加起来的运

5、算。早期计算机中为了简化硬件结构,采用串行的1位乘法方案,即多次执行“加法移位”操作来实现。这种方法并不需要很多器件。然而串行方法毕竟太慢,自从大规模集成电路问世以来,出现了各种形式的流水式阵列乘法器,它们属于并行乘法器。3方案设计跟去前文分析利用全加器组3*3成乘法逻辑阵列如图2图2乘法逻辑阵列图图2中每个FA都表示一个一位全加器，因此，本逻辑阵列需要6个一位全加器。根据图2把整个乘法逻辑电路分成两大部分：外围输入部分、乘法逻辑部分。图3一位全加器逻辑图4电路原理设计首先外围逻辑部分为输入信号的与逻辑运算，例如a0b0，本电路74LS08（4二输入与门，引脚见附录图1）。电路设计如图4所示：

6、图4乘法器电路外围输入部分实现全加器本电路采用74LS86（4二输入异或门引脚见附录图2）、74LS04（4二输入或门引脚见附录图3）。实际连线图如图5图5全加器实际连线图5调试步骤及方法本文以二进制数101*101=11001举例，乘法逻辑阵列运算过程如下图：图6 举例运算过程由上图我们可以清晰看出乘法运算各步骤的运算结果，以此为例，我们可以在得到不正确结果时向前推演出存在问题的电路连接或芯片。7结论按照本文方法成功完成题目要求。8心得体会通过这段时间的实验本电路对数字逻辑这门学科有了更深刻的了解了。设计是本电路们将来必需的技能，这次课设是个很好的实践机会。本电路充分的学会了用图书馆和网上的

7、资源，这对本电路以后的学习也是很有帮助的。本电路设计上并没有难度，难度主要是在3级逻辑的接续上，另外实际连接中操作顺序也是至关重要的。参考文献【1】鲍家元 、毛文林。数字逻辑。北京：高等教育出版社，2003年【2】唐志宏、 韩振振。数字电路与系统。北京：北京邮电大学出版社，2008年【3】白中英。数字电路与数字系统。北京：科学出版社，2009【4】闫石主编。数字电子技术基础。北京：清华大学出版社，2006年【5】王毓银。数字电路逻辑设计。北京：高等教育出版社，2005年附录 附录1 74LS08芯片引脚图附录2 74LS86芯片引脚图 附录3 74LS02芯片引脚图附录4 3位原码乘法器完成图