串扰详解.docx

1、串扰详解串扰详解串扰详解 1 串扰问题产生的机理串扰是信号在传输线上传播时，由于电磁耦合而在相邻的传输线上产生不期望的电压或电流噪声干扰，信号线的边缘场效应是导致串扰产生的根本原因。为了便于分析，下面介绍几个有关的概念。如图1所示，假设位于A点的驱动器是干扰源，而位于D点的接受器为被干扰对象，那么驱动器A所在的传输线被称之为干扰源网络或侵害网络(Agreessor)，相应的接收器D所在的传输线网络被称之为静态网络或受害网络。静态网络靠近干扰源一端的串扰称为近端串扰(也称后向串扰)，而远离干扰源一端的串扰称为远端串扰(或称前向串扰)。由于产生的原因不同将串扰可分为容性耦合串扰和感性耦合串扰两类。

2、的跃变时间。具体的容性耦合如图2所示。 互容Cm会对被干扰网络产生一个感应电流，该电流正比于干扰网络上电压的变化速率，由互容Cm产生的噪声计算公式为：12 感性耦合机制 当信号在于扰线上传播时，由于信号电流的变化，在信号跃变的附近区域，通过分布电感的作用将产生时变的磁场，变化的磁场在受害线上将感应出噪声电压，进而形成感性的耦合电流，并分别向近端和远端传播。与容性耦合电流不一样的是，感性耦合电流的方向与干扰线上信号传播的方向是反向的，向近端传输时，电流回路是从信号路径到返回路径，而向远端传输时，电流回路则是从返回路径到信号路径。 对于近端感性耦合串扰，其特征与近端容性耦合串扰非常相似，也是从零开

3、始迅速增加，当传输长度大于等于饱和长度以后，将稳定在一个固定值，持续时间是两倍的传输延迟。因为流向近端的感性耦合电流与容性耦合电流同向，所以两者将叠加在一起。 线路A到B上传输的信号的磁场在线路C到D上感应出电压，磁耦合的作用类似一个变压器，由于这是个分布式的传输线，所以互感也变成一连串的变压器分布在两个相邻的并行传输线上。当一个电压阶跃信号从A移动到B，每个分布在干扰线上的变压器会依序感应一个干扰尖脉冲出现在被干扰网络上。互感在被干扰网络上叠加的这个电压噪声，其大小跟干扰网络上驱动电流的变化成正比。由互感产生的噪声计算公式为 往C方向的前向干扰能量，是和入射电压及每个互感分量Lm成正比，因为

4、所有前向干扰能量几乎同时抵达C点，所以前向干扰能量与两传输线的互感总量成正比，传输线平行的长度越长，所产生的互感总量就越大，前向干扰能量也随即增加；然而往D点的后向干扰能量与往C点的前向干扰能量不同的是，虽然两者耦合的总区域是一样的，但每个互感变压器所感应的干扰分量是依序到达D，后向干扰能量的有效时间长达2Tp(Tp为传播延时)，随着线路平行长度的延长 (即互感增加)，后向串扰的幅度大小是不会变化的，而持续时间会增加。具体的感性耦合如图3所示。 分布式耦合电容的耦合机制和分布式电感耦合相类似，区别在于耦合的极性。如图3所示，互容耦合的前向和后向干扰能量的极性都是正的。l.3 互感和互容的混合效

5、应 由于电流流向与远端容性耦合电流是反向的，所以到达受害线远端接收器的耦合电流是两者之差。 一般地，在完整的地平面上，容性和感性的耦合产生的串扰电压大小相等，因此远端串扰的总噪声由于容性和感性耦合的极性不一样而相互抵消。在带状线电路更能够显示两者之间很好的平衡，其远端耦合系数极小，但是对于微带线路，由于与串扰相关的电场大部分穿过的是空气，而不是其他的绝缘材料，因此容性串扰比感性串扰小，导致其远端串扰系数是一个小的负数。2 串扰导致的几种影响在高速、高密度PCB设计中一般提供一个完整的接地平面，从而使每条信号线基本上只和它最近的信号线相互影响，来自其它较远信号线的交叉耦合是可以忽略的。尽管如此，

6、在模拟系统中，大功率信号穿过低电平输入信号或当信号电压较高的元件(如TTL)与信号电压较低的元件(如ECL)接近时，都需要非常高的抗串扰能力。在PCB设计中，如果不正确处理，串扰对高速PCB的信号完整性主要有以下两种典型的影响。2.1串扰引起的误触发信号串扰是高速设计所面临的信号完整性问题中一个重要内容，由串扰引起的数字电路功能错误是最常见的一种。图 4是一种典型的由串扰脉冲引起的相邻网络错误逻辑的传输。干扰源网络上传输的信号通过耦合电容，在被干扰网络和接收端引起一个噪声脉冲，结果导致一个不希望的脉冲发送到接受端。如果这个脉冲强度超过了接收端的触发值，就会产生无法控制的触发脉冲，引起下一级网络

7、的逻辑功能混乱。2.2串扰引起的时序延时在数字设计中，时序问题是一个重要考虑的问题。图5显示了由串扰噪声引起的时序问题。图下半部分是干扰源网络产生的两种噪声脉冲(Helpful图5串扰噪声导致的延时glitch和Unhelpful glitch)，当噪声脉冲(helpful glitch)叠加到被干扰网络，就引起被干扰网络信号传输延时减少；同样，当噪声脉冲(Unhelpful glitch)叠加到被干扰网络时，就增加了被干扰网络正常传输信号的延时。尽管这种减少网络传输延时的串扰噪声对改善PCB时序是有帮助的，但在实际 PCB设计中，由于干扰源网络的不确定性，这种延时是无法控制的，因而对这种串扰

8、引起的延时必须要加以抑制。3各个参数对串扰的影响31 耦合长度对串扰的影响改变两线的耦合长度，分别将耦合长度设置为3 in，6 in，10 in，其他设置不变。图6(a)是耦合长度为3 in的串扰波形，其中近端串扰峰值为12634 mV，远端为4301 mV；图6(b)是耦合长度为6 in的串扰波形，其近端串扰峰值为15323 mV，远端为9946 mV；图6(c)是耦合长度为10 in的串扰波形，其近端串扰峰值为15323 mV，远端为16398 mV。由此可见，对于远端串扰峰值与耦合长度成正比，耦合长度越长，串扰越大；而对于近端串扰，当耦合长度小于饱和长度时，串扰将随着耦合长度的增加而增加

9、，但是当耦合长度大于饱和长度时，近端串扰值将为一个稳定值。32 线间距对串扰的影响以下是保持其他设置不变，考察线间距的改变对串扰的影响。分别设置线距为5 mil，15 mil，仿真波形如图7所示。由图7可知，当线间距为5 mil时，近段串扰峰值为15323 mV，远端为9946 mV；而线间距为15 mil时，近端串扰峰值为3340 mV，远端为4049 mV。可见随着线间距的增大，无论是近端还是远端串扰都将减小，当线间距大于等于线宽的3倍时，串扰已经很小。33 上升时间对串扰的影响下面考察上升沿时间的变化对串扰的影响，其他设置保持不变。分别设置驱动器为CMOS 33 V MEDIUM；CMO

10、S 33 V FAST；CMOS 33 V ULTRAFAST，仿真波形如图8所示。图8(a)中的近端串扰峰值为1539 mV，远端串扰为463 mV；图8(b)中近端串扰峰值为1532 mV，远端串扰为995 mV；图8(c)中近段串扰峰值为1532 mV，远端串扰为3499 mV。可见，当上升沿时间缩短时，远端串扰噪声越来越大。对于近端串扰来说，如果与传输线的时延相比，上升时间较短，则近端串扰与上升时间无关；而如果与传输线时迟相比，上升时间较长，则近端串扰噪声与上升时间有关(随着上升沿时间的减小，近端串扰变大)。34 介质层厚度对串扰的影响在PCB的叠层编辑器中将介质层厚度分别设置为3 m

11、il和6 mil，其他设置不变，仿真波形如图9所示。 考察以上的仿真波形可知，当介质层厚度为3 mil时，近端串扰峰值为1532 mV，远端串扰为995 mV；当介质层厚度为6 mil时，近端串扰峰值为2773 mV，远端串扰为1639 mV。可见，随着介质层厚度的减小，串扰也将变小。4.串扰最小化 串扰在高速高密度的PCB设计中普遍存在，串扰对系统的影响一般都是负面的。为减少串扰，最基本的就是让干扰源网络与被干扰网络之间的耦合越小越好。在高密度复杂PCB设计中完全避免串扰是不可能的，但在系统设计中设计者应该在考虑不影响系统其它性能的情况下，选择适当的方法来力求串扰的最小化。结合上面的分析，解

12、决串扰问题主要从以下几个方面考虑： 通过以上的分析与仿真，了解了串扰的特性，总结出以下减少串扰的方法： (1)在情况允许的情况下，尽量增大走线之间的距离，减小平行走线的长度，必要时可采用固定最大平行长度推挤的布线方式（也称jog式走线），即对于平行长度很长的两根信号线，在布线时可以间断式地将间距拉开，这样既可以节省紧张的布线资源，又可以有效地抑制串扰，走线示意图如下图所示。(2)在确保信号时序的情况下，尽可能地选择上升沿和下降沿速度更慢的器件，使电场和磁场变化的速度变慢，从而降低串扰。(3)在设计走线时，应该尽量使导体靠近地平面或电源平面。这样可以使信号路径与地平面紧密的耦合，减少对相邻信号线的干扰。在设计层叠时，在满足特征阻抗的条件下，应使布线层与参考平面(电源或地平面)间的介质层尽可能薄，因而加大了传输线与参考平面间的耦合度，减少相邻传输线的耦合。(4)在布线空间允许的条件下，在串扰较严重的两条信号线之间插入一条地线，可以减小两条信号线间的耦合，进而减小串扰。 （5）相邻两层的信号层(无平面层隔离)走线方向应该垂直，尽量避免平行走线以减少层间的串扰。 （6）由于表层只有一个参考平面，表层布线的电场耦合比中间层的要强，因而对串扰较敏感的信号线尽量布在内层。 （7）通过端接，使传输线的远端和近端终端阻抗与传输线匹配，可大大减小串扰的幅度。