《数字电子技术》课程设计数字时钟.docx

1、数字电子技术课程设计数字时钟 数字电子技术课程设计题 目 数字时钟 学生姓名 0 0 0 专业班级 10自动化3班 学 号 00000000 院 （系） 电气工程学院 目 录前言 11 设计目的 12 设计任务及要求 23 设计方案及论证 24 设计原理及功能说明 45 单元电路的设计 55.1 振荡电路 .55.2 计数电路 85.3 译码电路 125.4 显示电路 145.5 校时电路 156 硬件的制作及调试 187 总结 19参考文献 21附录一 电路原理图 22附录二 原件清单 23前言数字时钟在我国是从改革开放之后即八十年代初期开始，慢慢发展起来的，和数字电路的发展同步。最初的数字

2、集成电路就是触发器和计数器，它的最初和最简单的应用就是做时钟。后来数字时钟朝着俩个大的方向发展：数字钟字钟最开始是显示式的，即我们经常在汽车、机场、医院等场合看到的发光二级管数字显示钟；后来才做成指针式数字钟，即我们常说的石英钟由于数字集成电路的发展和石英晶体振荡器的广泛应用,使得数字钟的精度,远远超过老式钟表, 而且大大地扩展了钟表原先的报时功能诸如定时自动报警、按时自动打铃、时间程序自动控制、定时广播、自动起闭路灯、定时开关烘箱、通断动力设备、甚至各种定时电气的自动启用等。而且数字化时钟广泛用于个人家庭,车站, 码头办公室等公共场所,成为人们日常生活中不可少的必需品，给人们的生活带来了极大

3、的方便。数字钟是一个将“时”，“分”，“秒”显示于人的视觉器官的计时装置。它的计时周期为24小时，显示满刻度为23时59分59秒。一个基本的数字钟电路主要由秒信号发生器、“时、分、秒、”计数器、译码器及显示器组成。由于采用纯数字硬件设计制作，与传统的机械表相比，它具有走时准，显示直观，无机械传动装置等特点，因此得到了广泛的使用。本设计中的数字时钟采用数字电路实现对“时” 、“分”、“秒”的显示和调整。通过采用各种集成数字芯片搭建电路来实现相应的功能。具体用到了555震荡器，74LS90及与非，异或等门集成芯片等。该电路具有计时和校时的功能。1 设计目的1、完成系统设计和制作方案设计2、掌握数字

4、时钟的设计制作方法3、掌握简单数字系统设计方法，培养数字电路的设计能力4、提高对计数、译码、显示、校时、调试系统的设计能力2 设计任务及要求 1、设计一个数字时钟，要求：（1）时的计时要求为“24翻1”，分和秒的计时要求为60进制（2）准确计时，以数字形式显示时，分，秒的时间（3）校正时间，能调整时、分，并且能清零功能。2、画出各单元电路图、功能框图和逻辑电路图 3、写出设计和实验总结报告3 设计方案及论证根据设计要求首先建立了一个多功能数字钟电路系统的组成框图，系统方框图如图3-1所示。 由上图可以看出，振荡器产生的信号经过分频器作为产生秒脉冲，秒脉冲送入计数器，计数结果经过“时”、“分”、

5、“秒”，译码器，显示器显示时间。其中振荡器和分频器组成标准秒脉冲信号发生器，由不同进制的计数器，译码器和显示电路组成计时系统。秒信号送入计数器进行计数，把累计的结果以“时”，“分”、“秒”的数字显示出来。“时”显示由二十四进制计数器，译码器，显示器构成；“分”、“秒”显示分别由六十进制的计数器，译码器，显示器构成；校时电路实现对时，分的校准。由此可以论证本设计是正确可行的。4 设计原理及功能说明 设计原理图如图4-1所示：图4-1数字时钟由振荡器、分频器、译码器、显示器等几部分电路组成，这些电路都是数字电路中应用最广的基本电路。振荡器产生的时标信号送到分频器，分频器将时标信号分成1HZ的方波作

6、为秒信号。秒信号送入计数器进行计数，并把累计的结果以“时”、“分”、“秒”的数字显示出来。“秒”的计数、显示由两级计数器和译码器组成的六十进制计数电路实现；“分”的计数、显示电路与“秒”的相同；“时”的计数、显示由两级计数器和译码器组成的二十四进制计数电路实现。所有计时结果由七段数码管显示器显示。5 单元电路的设计数字电子钟的设计方法很多种，例如，可用中小规模集成电路组成电子钟；也可以利用专用的电子钟芯片配以显示电路及其所需要的外围电路组成电子钟；还可以利用单片机来实现电子钟等。在本次设计，电路是由由振荡电路、计数器、译码器、显示器、校正电路组成，因此首先必须对各个单元电路进行设计。5.1 振

7、荡电路振荡电路由振荡器和分频器产生 1Hz时钟脉冲，下面对振荡器和分频器两部分进行介绍。（1） 振荡器 多谐振荡器： 秒发生电路-振荡器是计时器的核心，振荡器的稳定度和频率的精确度决定了计时器的准确度。一般来说，振荡器的频率越高，计时精度就越高，但耗电量将越大。所以，在设计电路时要根据需要而设计出最佳电路。在本设计中，采用的是精度不高的，由集成电路555与RC组成的多谐振荡器。其具体电路如下图5-1所示；vc图5-1 振荡电路接通电源后，电容C1被充电，vC上升，当vC上升到大于2/3VCC时，触发器被复位，放电管T导通，此时v0为低电平，电容C1通过R2和T放电，使vC下降。当vC下降到小于

8、1/3VCC时，触发器被置位，v0翻转为高电平。电容器C1放电结束,所需的时间为： 当C1放电结束时，T截止，VCC将通过R1、R2向电容器C1充电，vC由1/3VCC上升到2/3VCC所需的时为：当vC上升到2/3VCC时，触发器又被复位发生翻转，如此周而复始，在输出端就得到一个周期性的方波，其频率为 。 本设计中，由电路图和f的公式可以算出，微调R3=60k左右，其输出的频率为f=100Hz.晶震：振荡器，除了可以由上一节介绍的除外，如果对精度有较高要求的话，还可以用石英晶体构成的振荡器，这里简单介绍一下：如下电路图5-2所示： 图5-2电路振荡频率为100KHz，把石英晶体串接在由非门2

9、，3组成的振荡 反馈电路中，非门4是振荡器整形缓冲级。凭借与石英晶体串联的微调电容，可以对振荡器的频率作微量的调节。（2）分频器分频器的功能主要有两个：一个是产生标准秒脉冲信号；二是提供功能扩展电路所需要的信号，如仿电台报时用的1000Hz的高音频信号和500Hz的低音频信号等。本设计中，由于振荡器产生的信号频率太高，要得到标准的秒信号，就需要对所得的信号进行分频。这里所采用的分频电路是由2个总规模计数器74LS90来构成的2级1/10分频。5.2 计数电路计数器是一种计算输入脉冲的时序逻辑网络，被计数的输入信号就是时序网络的时钟脉冲，它不仅可以计数而且还可以用来完成其他特定的逻辑功能，如测量

10、、定时控制、数字运算等等。数字钟的计数电路是用两个六十进制计数电路和“24翻1”计数电路实现的。数字钟的计数电路的设计可以用反馈清零法。当计数器正常计数时，反馈门不起作用，只有当进位脉冲到来时，反馈信号将计数电路清零，实现相应模的循环计数。以六十进制为例，当计数器从00，01，02，59计数时，反馈门不起作用，只有当第60个秒脉冲到来时，反馈信号随即将计数电路清零，实现模为60的循环计数。由上面可知显示“时”、“分”、“秒”需要6片中规模计数器；其中“秒”、“分”各为60进制计数，“时”为24进制计数。在本设计中均用74LS90来实现：下面将分别介绍60进制计数器和“24翻1”小时计数器。 （

11、一）60进制计数器“秒”计数器电路与“分”计数器电路都是六十进制，它由一级十进制计数器和一级六进制计数器连接构成，如图5-3所示，是采用两片中规模集成电路74LS90串接起来构成的“秒”，“分”计数器。图5-3由图5-3可知，U1是十进制计数器，U1的QD作为十进制的进位信号，74LS90N计数器是十进制异步计数器，用反馈清零法来实现十进制计数，U2和与非门组成六进制计数。74LS90N是在CP信号的下降沿触发下进行计数，U2的QA和QC相与0101的下降沿，作为“分（时）”计数器的输入信号。U2的输出0110高电平1分别送到计数器的R01、R02端清零，74LS90N内部的R01、R02与非

12、后清零而使计数器归零，完成六进制计数。由此可见，U1和U2串接实现了六十进制计数。 74LS90是二五十进制计数器，它有两个时钟输入端CKA和CKB。其中，CKA和组成一位二进制计数器；CKB和组成五进制计数器；若将与CKB相连接，时钟脉冲从输入，则构成了8421BCD码十进制计数器。74LS90有两个清零端R0（1）、R0（2），两个置9端R9（1）和R9（2），其BCD码十进制计数时序如表1，二五混合进制计数时序如表2，74LS90的管脚图如图5-4：图5-474LS90的BCD码如下两表所示：表5-1 BCD码十进制计数时序表CK00000100012001030011401005010

13、1601107011181000910015-2 二五混合进制计数时序CK00000100012001030011401005100061001710108101191100 （二） 二十四进制小时计数器 “时”计数为24进制的，在本设计中24进制的计数电路也是由两个74LS90组成的二十四进制计数电路，如图5-5所示。图5-5 由图5-5看出，当“时”个位U4计数器输入端A（14脚）来到第10触发信号时，U4计数器清零，进位端QD向U3“时”十位计数器输入进位信号，当第24个“时”（来自“分”计数器输出的进位信号脉冲到达时U3计数器的状态位“0100”，U4计数器的状态为“0010”，此时“

14、时”个位计数器的QC,和“时”十位计数器的QB输出都为“1”，相与后为“1”。把它们分别送入U3和U4计数器的清零端R01和R02，通过74LS90N内部的与非后清零，计数器复零，从而完成二十四进制计数。 5.3 译码电路（一）译码电路的电路图如图5-6所示：图5-6（二）译码器的工作原理译码是编码的相反过程，译码器是将输入的二进制代码翻译成相应的输出信号以表示编码时所赋予原意的电路。常用的集成译码器有二进制译码器、二十制译码器和BCD7段译码器、显示模块用来显示计时模块输出的结果。（三）对电路中的主要元件及功能介绍（1）译码器74LS48译码器是一个多输入、多输出的组合逻辑电路。它的工作是把

15、给定的代码进行“翻译”，变成相应的状态，使输出通道中相应的一路有信号输出。译码器在数字系统中有广泛的用途，不仅用于代码的转换、终端的数字显示，还用于数字分配，存储器寻址和组合控制信号等。译码器可以分为通用译码器和显示译码器两大类。在电路中用的译码器是共阴极译码器74LS48，用74LS48把输入的8421BCD码ABCD译成七段输出a-g，再由七段数码管显示相应的数。 74LS48的管脚图如图5-7。在管脚图中，管脚LT、RBI、BI/RBO都是低电平是起作用，作用分别为：LT为灯测检查，用LT可检查七段显示器个字段是否能正常被点燃。BI是灭灯输入，可以使显示灯熄灭。RBI是灭零输入，可以按照

16、需要将显示的零予以熄灭。BI/RBO是共用输出端，RBO称为灭零输出端，可以配合灭零输出端RBI，在多位十进制数表示时，把多余零位熄灭掉，以提高视图的清晰度。也可用共阴译码器74LS248，CD4511。图5-75.4 显示电路用七段发光二极管来显示译码器输出的数字，显示器有两种：共阴极和共阳极显示器。74LS48译码器译码的是高电平，所以对应的显示器应为共阴极显示器。在本设计中用的是解码七段排列显示器，即包含译码器的七段显示器。其图形管脚如下图5-8所示：图5-8U2是一个解码七段排列显示器，由1、2、3、4脚输入二进制数，就可显示数字；而U3是个译码器，和未解码的七段显示管U1也可以构成显

17、示器，连接如上面所示。 5.5 校时电路（一）电路如图5-9所示当刚接通电源或计时出现误时，都需要对时间进行校正图5-9（二）校时电路的原理校时电路的作用是：当数字钟接通电源或者出现误差时，校正时间。校时是数字钟应具有的基本功能。一般电子表都具有时、分、秒等校时功能。为了使电路简单，在此设计中只进行分和小时的校时。校时有“快校时”和“慢校时”两种，“快校时”是通过开关控制，使计数器对1Hz校时脉冲计数。“慢校时”是用手动产生单脉冲作校时脉冲。图中B校分用的控制开关，A为校时用的控制开关，它们的控制功能如表3-3所示，校时脉冲采用分频器输出的1Hz脉冲，当S1或S2分别为“0”时可以进行“快校时

18、”。如果校时脉冲由单次脉冲产生器提供，则可以进行“慢校时”。 表3-3校时开关的功能AB功能11计数10校分01校时（三）对电路中所用的主要元件及功能介绍在此电路中，用到的元器件有四个2输入与非门74LS03、两个电阻以及两个开关。2输入与非门74LS03：集成逻辑门是数字电路中应用十分广泛最基本的一种器件，为了合理的使用和充分利用其性能，必须对它的主要参数和逻辑功能进行测试。74LS03与非门的主要参数为：输出高电平：指与非门有一个以上输入端接地或接低电平时的输出电平值。输出低电平：指与非门的所有输入端均接高电平时的输出电平值。开门电平：指与非门输出处于额定低电平时允许输入高电平的最小值。关

19、门电平：指与非门输出处于高电平状态时允许输入低电平的最大值。电压传输特性：是指门的输出电压随输入电压而变化的曲线，由它可以得到门电路的输出高电平、输出低电平、关门电平和开门电平等。低电平的输出电源电流；是指输入所有端都悬空，输出端空载时，电源提供器件的电流。高电平输出电源电流：是指输出端空载，每个门各有一个以上的输入端接地，电源提供给器件的电流。低电平输入电流：是指被测输入端接地，其余输入端悬空时，由被测输入端流出的电流值。高电平输入电流：指被测输入端接高电平，其余输入端接地，流入被测输入端的电流值。扇出系数：门电路能驱动同类门的个数，它是衡量门电路负载能力的一个参数，TTL与非门有两种不同性

20、质的负载，即灌电流负载和拉电流负载，因此有两种扇出系数。即低电平扇出系数和高电平扇出系数。 2输入与非门74LS03，只要输入变量有一个为0则输出为1，只有输入全为1，输出才为0.74LS03的管脚图如图5-10所示： 图5-10 6 硬件的制作及调试在本设计中，为了设计的顺利进行，我在实焊接过程中进行了部分调试，因为电路太复杂，在电路板不可能整体电路进行调试。调试后，我们再进行下一步的焊接，以确保最后能很好的完成其各部分功能。下面对主要电路进行分步调试。 1振荡电路部分因为555产生多谐振荡方波的精确度和稳定度不高，所谓我们首先用示波器测量了输出矩形波，最开始不能输出，经过仔细检查发现是导线

21、连错了。在现用电路调试中，晶振的输出频率为100Hz，用两片74LS90组成了2级十分频电路，在调试中我对每级分路进行了测试。在第一级分频后出现的脉冲信号为10Hz，经过第二级得到了1Hz的标准脉冲，这样一级级的分频，经过2次分频后得到了标准的1Hz脉冲信号。2计数电路部分（1）小时计数部分这部分电路较复杂，在第一次焊接完成后的调试显示中，发现小时没有变化，经过分析、检查发现74LS48的引脚没有接错。（2）秒计数电路部分这部分的调试中顺利得到了结果即：秒计数器的个位能准确以十进制形式计数；秒计数器的十位也能准确以六进制的形式计数。当秒计数器的个位计数到9后自动向秒计数器的十位计数。（3）分计

22、数电路部分这部分的调试电路与秒计数器的电路一样，在调试中不同的是秒计数电路的个位计数器74LS90的14脚接入振荡电路部分的输出端，而分计数电路的个位计数器74LS90的14脚本该接校时电路，但是由于校时电路作为最后调试的电路， 所以在调试中74LS90的14脚与单次脉冲连接。调试的结果是：这部分的结果与秒计数电路部分的结果一样。3 校时电路校时电路原理很简单，可是在实际接线时发现很难。我们经过了很大的努力才调试成功。调试的结果是：当开关断开时，分计数电路，小时计数电路正常计数，当开关闭合时，校时电路进行校时。只是有时松开按键时，较时数会有点误变化，经过仔细分析，确定是由于在松按键时产生了抖动

23、，如果接上R-S触发器就能够消抖。7 总结 由于这次课程设计的时间安排得比较早，有充足的时间给我思考和查阅资料，利用的时间我能够好好的构思和策划，在电脑上用Multism软件把原理图做好。所以在本次设计中能够很快成功，我的数字电路调试在焊接时没有出现大的故障，就几个小的焊接问题，很容易就解决了，另外我还采用的集成块的管座，这样换集成块就方便多了等等。本次设计中的不足与改进建议：（1）本次设计存在的缺点是焊接点不漂亮，排线也不是很漂亮。因此，应该好好的多多练习焊接，多设计一下排线。（2）焊接的时候没有分清电路的主次，我们先焊接的是显示电路和计数器。一下子全部都接了上去，不是一级接好后，调试成功后

24、再接下一级。这样给后面的整体调试增加了负担，浪费了一些时间。（3）数码管不能显示，调试了才发现是数码管管脚弄混了。（4）焊接点也有个别虚焊，搞的本来好好的电路一会儿就显示不正确了，幸好在同学的帮助下很快就发现了。我想，课程设计论文的过程不仅仅是一个完成一篇论文的过程，而是一个端正态度的过程，是总结大学三年的一个过程，是在踏入社会前的历练过程。这个过程将使我受益匪浅！通过本次课程设计,我明白了一个道理:无论做什么事情,都必需养成严谨,认真,善思的工作作风.我这毕业设计由于我采用的是数字电路来实现的,所以电路较复杂,但是容易理解.每一部分我都能理解并且能有多种设计方法.通过这次课程设计，我又掌握了

25、些元器件的用途以及它们的参数、性能。这次设计提高了我理论和实践相结合的能力，增加了把理论用于实践的兴趣，同时也提高了我分析问题和解决问题的能力。没有最好，只有更好。我相信通过这一次的设计之后，我以后会更加努力，用严谨的科学态度去面对一切。克服困难，战胜自我，超越自我。参考文献1康华光.电子技术基础.数字部分 北京:高等教育出版社,20002顾永杰.电工电子技术实训教程.上海:上海交通大学出版社,1999 3陈小虎.电工实习（I）.北京:中国电力出版社，19964焦辎厚.电子工艺实习教程.哈尔滨:哈尔滨工业大学出版社,19935陈 坚.电力电子学M.北京:高等教育出版社,20026宋春荣.通用集

26、成电路速查手册.山东科学技术出版社,19957高吉祥.电子技术基础实验与课程设计.电子工业出版社,20028吕思忠.数子电路实验与课程设计.哈尔滨工业大学出版社,20019谢自美.电子线路设计、实验、测试.华中理工大学出版社,200010王琉银.脉冲与数字电路.高等教育出版，1985附录一 电路原理图附录二 原件清单元件名称型号规格数量电阻R1、R2、R510K3电阻R65.1K1电阻20042电位器R7100K1电容C115nF1电容C210nF1电源5V2单刀单指开关5定时器LM555CM1计数器74LS908译码器74LS486显示器七段数码管6与门74LS083与非门74LS034异或门74LS862电路板1导线若干