0911年组成原理考研真题及解析0929.docx

1、0911年组成原理考研真题及解析0929 2009年全国硕士研究生入学考试计算机统考组成原理试题一、选择题（每小题为2分）11.冯.诺依曼计算机中指令和数据均以二进制形式存放在存储器中，CPU 区分它们的依据是：A.指令操作码的译码结果 B.指令和数据的寻址方式 C.指令周期的不同阶段 D.指令和数据所在的存储单元答案：C12.一个C 语言程序在一台32 位机器上运行。程序中定义了三个变量xyz，其中x和z是int型，y为short型。当x=127，y=-9 时，执行赋值语句z=x+y后，xyz的值分别是:AX=0000007FH，y=FFF9H，z=00000076HBX=0000007FH

2、，y=FFF9H，z=FFFF0076HCX=0000007FH，y=FFF7H，z=FFFF0076HDX=0000007FH，y=FFF7H，z=00000076H答案：D13.浮点数加减运算过程一般包括对阶、尾数运算、规格化、舍入和判溢出等步骤。设浮点数的阶码和尾数均采用补码表示，且位数分别为5位和7位（均含2位符号位）。若有两个数X=2729/32，Y=255/8，则用浮点加法计算X+Y的最终结果是:A00111 1100010 B00111 0100010C01000 0010001 D发生溢出答案：D14.某计算机的Cache共有16块，采用2路组相联映射方式（即每组2 块）。每个

3、主存块大小为32字节，按字节编址。主存129号单元所在主存块应装入到的Cache 组号是:A0 B2 C4 D6答案：C15.某计算机主存容量为64KB，其中ROM 区为4KB，其余为RAM 区，按字节编址。现要用2K8位的ROM芯片和4K4位的RAM芯片来设计该存储器，则需要上述规格的ROM芯片数和RAM芯片数分别是:A1、15 B2、15 C1、30 D2、30答案：D16.某机器字长16位，主存按字节编址，转移指令采用相对寻址，由两个字节组成，第一字节为操作码字段，第二字节为相对位移量字段。假定取指令时，每取一个字节PC自动加1。若某转移指令所在主存地址为2000H，相对位移量字段的内容

4、为06H，则该转移指令成功转以后的目标地址是:A.2006H B.2007H C.2008H D.2009H答案：C17.下列关于RISC的叙述中，错误的是：ARISC普遍采用微程序控制器BRISC大多数指令在一个时钟周期内完成CRISC的内部通用寄存器数量相对CISC 多DRISC的指令数、寻址方式和指令格式种类相对CISC少答案：A18.某计算机的指令流水线由四个功能段组成，指令流经各功能段的时间（忽略各功能段之间的缓存时间）分别是90ns、80ns、70ns和60ns，则该计算机的CPU时钟周期至少是：A90ns B80ns C70ns D60ns答案：A19.相对于微程序控制器，硬布线

5、控制器的特点是：A指令执行速度慢，指令功能的修改和扩展容易B指令执行速度慢，指令功能的修改和扩展难C指令执行速度快，指令功能的修改和扩展容易D指令执行速度快，指令功能的修改和扩展难答案：D20.假设某系统总线在一个总线周期中并行传输4字节信息，一个总线周期占用2个时钟周期，总线时钟频率为10MHz，则总线带宽是：A10MB/s B20MB/S C40MB/S D80MB/S答案：B21.假设某计算机的存储系统由Cache和主存组成，某程序执行过程中访存1000次，其中访问Cache缺失（未命中）50次，则Cache的命中率是：A5% B9.5% C50% D95%答案：D22.下列选项中，能引

6、起外部中断的事件是：A键盘输入 B除数为0 C浮点运算下溢 D访存缺页答案：A二、综合应用题43.（8分）某计算机的CPU主频为500MHz，CPI为5（即执行每条指令平均需5个时钟周期）。假定某外设的数据传输率为0.5MB/s，采用中断方式与主机进行数据传送，以32位为传输单位，对应的中断服务程序包含18条指令，中断服务的其他开销相当于2条指令的执行时间。请回答下列问题，要求给出计算过程。（1）在中断方式下，CPU 用于该外设I/O 的时间占整个CPU 时间的百分比是多少？（2）当该外设的数据传输率达到5MB/s时，改用DMA方式传送数据。假设每次DMA传送大小为5000B，且DMA预处理和

7、后处理的总开销为500 个时钟周期，则CPU用于该外设I/O的时间占整个CPU时间的百分比是多少？（假设DMA与CPU之间没有访存冲突）。解：(1)在中断方式下，每32位（4B）被中断一次，故每秒中断0.5MB4B=0.51064=12.5104次要注意的是，这里是数据传输率，所以1MB=106B。因为中断服务程序包含18条指令，中断服务的其他开销相当于2条指令的执行时间，且执行每条指令平均需5个时钟周期，所以，1秒内用于中断的时钟周期数为： （18+2）512.5104=12.5106故在中断方式下，CPU 用于该外设I/O 的时间占整个CPU 时间的百分比是： （12.5106）/（500

8、106）100%=2.5%（2）在DMA方式下，每秒进行DMA的次数为5MB5000B=1103次，由于预处理和后处理的总开销为500个时钟周期，所以1秒钟之内用于 DMA操作的时钟周期数为： 5001103=5105 故在DMA方式下，占整个CPU时间的百分比是 （5105）/（500106）100%=0.1%44.（13 分）某计算机字长16 位，采用16 位定长指令字结构，部分数据通路结构如图所示。图中所有控制信号为1时表示有效、为0时表示无效。例如控制信号MDRinE为1表示允许数据从DB打入MDR，MDRin 为1表示允许数据从内总线打入MDR。假设MAR的输出一直处于使能状态。加法

9、指令“ADD（R1），R0”的功能为（R0）+（R1）（R1），即将R0中的数据与R1的内容所指主存单元的数据相加，并将结果送入R1的内容所指主存单元中保存。数据通路结构图下表给出了上述指令取值和译码阶段每个节拍（时钟周期）的功能和有效控制信号，请按表中描述方式用表格列出指令执行阶段每个节拍的功能和有效控制信号。功能和控制信号时钟功能有效控制信号C1MAR（PC）PCout,MARinC2MDRM(MAR)PC(PC)+1MemR,MDRinEPC+1C3IR(MDR)MDRout,IRinC4指令译码无 解：指令执行阶段每个节拍的功能和有效控制信号如下表所示：时钟功能有效控制信号C5MAR(

10、R1)PCout,MARinC6MDRM(MAR)MemR,MDRinEC7A(R0)R0out,AinC8AC(MDR)+(A)MDRout,Addr,ACinC9MDR(AC)ACout,MDRinC10M(MAR) MDRMDRoutE,MemW2010年全国硕士研究生入学考试计算机统考组成原理试题一、选择题（每小题为2分）12下列选项中，能缩短程序执行时间的措施是（D）。I 提高CPU时钟频率，II 优化数据通路结构，III 对程序进行编译优化A仅I 和II B仅I 和III C仅II 和III DI，II，III13假定有4个整数用8位补码分别表示为r1=FEH ,r2=F2H ,r

11、3=90H,r4=F8H,若将运算结果存放在一个8位的寄存器中，则下列运算会发生溢出的是（C）。Ar1*r2 Br2*r3 Cr1*r4 Dr2*r414假定变量i,f,d数据类型分别为int,float和double(int用补码表示，float和double分别用IEEE754单精度和双精度浮点数据格式表示)，已知i=785,f=1.5678e3,d=1.5e100。若在32位机器中执行下列关系表达式，则结果为真的是（C）。（I）i=(int)(float)i (II)f=(float)(int)f (III) f=(float)(double)f (IV)(d+f)-d=fA仅I和II

12、B仅I和III C仅II和III D仅III和IV15假定用若干个2k*4位芯片组成一个8k*8位的存储器，则地址0B1FH所在芯片的最小地址是（D）。A0000H B0600H C0700H D0800H16下列有关RAM 和ROM 的叙述中，正确的是（A）。I RAM 是易失性存储器，ROM 是非易失性存储器II RAM 和ROM 都是采用随机存取的方式进行信息访问III RAM 和ROM 都可用作CacheIV RAM 和ROM 都需要进行刷新A仅I 和II B仅II 和III C仅I,II，III D仅II，III，IV17下列命令组合情况中，一次访存过程中，不可能发生的是（D）。AT

13、LB 未命中，Cache 未命中，Page 未命中BTLB 未命中，Cache 命中，Page 命中CTLB 命中，Cache 未命中，Page 命中DTLB 命中，Cache 命中，Page 未命中解析：TLB（translation lookaside buffer）旁路转换缓冲（页表缓冲），放页表文件（虚地址-）实地址转换），也称快表。18下列存储器中，汇编语言程序员可见的是（B）。A存储器地址寄存器（MAR） B程序计数器（PC）C存储器数据寄存器（MDR） D指令寄存器（IR）19下列不会引起指令流水阻塞的是（A）。A数据旁路B数据相关C条件转移D资源冲突20下列选项中的英文缩写均为

14、总线标准的是（D）。APCI、CRT、USB、EISA BISA、CPI、VESA、EISACISA、SCSI、RAM、MIPS DISA、EISA、PCI、PCI-Express21单级中断系统中，中断服务程序执行顺序是（A）。I、保护现场 II、开中断 III、关中断 IV、保存断点V、中断事件处理 VI、恢复现场 VII、中断返回AI、V、VI、II、VIIBIII、I、V、VIICIII、IV、V、VI、VIIDIV、I、V、VI、VII22假定一台计算机的显示存储器用DRAM 芯片实现，若要求显示分辨率为1600*1200，颜色深度为24 位，帧频为85Hz，显示总带宽的50% 用来

15、刷新屏幕，则需要的显存总带宽至少约为（D）。A245 MbpsB979 MbpsC1958 MbpsD7834Mbps二、综合应用题43. (11分)某计算机字长为16位，主存地址空间大小为128KB，按字编址，采用定长指令格式，指令各字段定义如下： 15 12 11 6 5 0OPMsRsMd Rd 源操作数 目的操作数转移指令采用相对寻址，相对偏移量用补码表示，寻址方式定义如下：Ms/Md寻址方式助记符含义000B寄存器直接Rn操作数=(Rn)001B寄存器间接(Rn)操作数=(Rn)010B寄存器间接、自增(Rn)+操作数=(Rn)，(Rn)+1Rn011B相对D(Rn)转移目标地址=(

16、PC)+(Rn)注：(X)表示存储器地址X或寄存器X的内容。请回答下列问题：(1)该指令系统最多可有多少条指令?该计算机最多有多少个通用寄存器?存储器地址寄存器(MAR)和存储器数据寄存器(MDR)至少各需多少位?(2)转移指令的目标地址范围是多少?(3)若操作码0010B表示加法操作(助记符为add)，寄存器R4和R5的编号分别为100B和101B，R4的内容为1234H，R5的内容为5678H，地址1234H中的内容为5678H，地址5678H中的内容为1234H，则汇编语句add(R4)，(R5)+(逗号前为源操作符，逗号后为目的操作数)对应的机器码是什么(用十六进制)?该指令执行后，哪

17、一些寄存器和存储单元的内容会改变?改变后的内容是什么?解：该题的考点是指令系统设计，注意操作位数与指令条数的关系，地址码与寄存器数的关系，指令字长与MDR 的关系，存储容量与MAR 的关系，注意补码计算的偏移地址。(1)OP字段占4个bit位，因此该指令系统最多有24=16条指令；Rs/Rd为3个bit，因此最多有23=8个通用寄存器；128K/2=64k=216,所以存储器地址寄存器位数至少为16位，指令字长度为16位，所以存储器数据寄存器至少为16位。 (2)因为Rn是16位寄存器，所以可以寻址的目标地址范围是64K，即全部存储器空间。 (3)对应的机器码是2315H，该指令执行后R5的内

18、容变为5679H，地址5678H的内容变为68AC。44. (12分)某计算机的主存地址空间大小为256MB，按字节编址，指令Cache和数据Cache分离，均有8个Cache行，每个Cache行大小为64B，数据Cache采用直接映射方式，现有两个功能相同的程序A和B，其伪代码如下：程序A：int a256256；。int sum_array1() int i,j,sum=0； for(i=0；i 256；i+) for(j=0；j 256；j+) sum+=aij； return sum；程序B：int a256256；。int sum_array2() int i,j,sum=0； fo

19、r(j=0；j 256；j+) for(i=0；i B，则A-B无进位/借位，也不为0。故而CF和ZF均为0。18下列给出的指令系统特点中，有利于实现指令流水线的是： 指令格式规整且长度一致 指令和数据按边界对齐存放 只有Load/Store指令才能对操作数进行存储访问 A仅、 B仅、 C仅、 D、 解答：D解析：指令定长、对齐、仅Load/Store指令访存，以上三个都是RISC的特征。均能够有效的简化流水线的复杂度。 19假定不采用Cache和指令预取技术，且机器处于“开中断”状态，则在下列有关指令执行的叙述中，错误的是： A每个指令周期中CPU都至少访问内存一次B每个指令周期一定大于或等

20、于一个CPU时钟周期C空操作指令的指令周期中任何寄存器的内容都不会被改变D当前程序在每条指令执行结束时都可能被外部中断打断解答：C解析：PC会自动加1。A取指令要访存，B时钟周期对指令不可分割。 20在系统总线的数据线上，不可能传输的是：A指令 B操作数 C握手（应答）信号 D中断类型号 解答：C解析：握手（应答）信号在通信总线上传输。21某计算机有五级中断L4L0，中断屏蔽字为M4M3M2M1M0，Mi=1（0i4）表示对Li级中断进行屏蔽。若中断响应优先级从高到低的顺序是L4L0L2L1L3 ，则L1的中断处理程序中设置的中断屏蔽字是：A11110 B01101 C00011 D01010

21、 解答：D解析：高等级置0表示可被中断，比该等级低的置1表示不可被中断。 22某计算机处理器主频为50MHz，采用定时查询方式控制设备A的I/O，查询程序运行一次 所用的时钟周期数至少为500。在设备A工作期间，为保证数据不丢失，每秒需对其查询至少200次，则CPU用于设备A的I/O的时间占整个CPU时间的百分比至少是： A0.02% B0.05% C0.20% D0.50% 解答：C解析：每秒200次查询，每次500个周期，则每秒最少20050010 0000个周期，10 000050M=0.20%。解答：（1）16M=224,故虚拟地址24位，4K=212,故页内地址12位，所以虚页号为前

22、12位；1M=220,故物理地址20位，20-12=8位，故前8位为页框号（物理页号）。（2）物理地址20位，其中块大小为32B=25B，故块内地址为5位；Cache共8行，8=23，故字块标记为3位；20-5-2=12，故主存字块标记为12位。（3）001C60H中虚页号为001H=1，查页表知其有效位为1，在内存中；该物理地址对应的页表项中，页框号为04H,故物理地址为04C60H；物理地址04C60H在直接映射方式下，对应的行号为4(3?)，有效位为1，但是标记位为064H(105H？),不等于04CH,故不命中。（4）标记11位，组地址1位，页内地址12位，前12位为0000 0010 0100，组地址位为最低位的0，第0组中存在标记为012（0000 0010 010）的页，其页框号为1F，故024BACH所在的页面存在主存中。