实验4编码 译码器及简单应用.docx

1、实验4编码 译码器及简单应用南通大学计算机科学与技术学院计算机数字逻辑设计实验报告书实 验 名 编码/ 译码器及简单应用 班 级_计嵌151_ 姓 名_张耀_指导教师 顾晖 日 期 2016.11.24 实验四 编码/ 译码器及简单应用1 实验目的1、熟悉集成编码器的逻辑功能及测试方法。2、熟悉集成译码器的逻辑功能及测试方法。3、学会用显示译码器进行逻辑设计2 实验用器件和仪表1、3-8 译码器 74LS138 1 片2、七段显示译码器 74LS48 1 片3、优先编码器 74HC148 1 片4、单色七段数码管 7SEG-COM-CATHODE5、多路拨码开关 DIPSW、独立电阻网络 RE

2、S16DIPIS6、逻辑调试元件3 实验内容1、观察测量译码器工作的真值表，总结其输入和输出之间的逻辑关系2、设计实现七段显示译码器与数码管配合工作3、观察记录优先编码器的工作结果，分析优先编码器的工作原理4 电路原理图1、74LS138 译码器的工作测量2、数码管与字形译码器 74483、优先编码器 74HC148 的作用5 实验过程及数据记录1、74LS138 译码器的工作测量。芯片工作原理：（1）当选通端 E1 为高电平，另两个选通端 E2 和 E3 为低电平时，芯片使能。将地址端（C、B、A）的二进制编码在 Y0 至 Y7 对应的输出端以低电平译出。比如：CBA=110时，则 Y6 输

3、出低电平信号。（2）利用 E1、E2 和 E3 可方便的级联扩展成 16 线译码器、32 线译码器。（3）若将选通端中的一个作为数据输入端时，74LS138 还可作数据分配器。逻辑关系接线图如图 4.1。图 4.1 测试 74LS138 逻辑关系接线图观测并记录 74LS138 的输出状态。表 4.1 74LS138 真值表输入输出使能选择E1（G1）E2（G2B）E3（G2A）CBAY1Y2Y3Y4Y5Y6Y7Y0011111111111111111111111111111000001111111010000101111111100010101111111000111101111110010

4、0111011111001011111011110011011111011100111111111012、数码管与字形译码器 7448电路接线如图 4.2，记录观察结果到表 4.2。总结出现字形乱码的原因。答：对于该数码管与字形译码器，当共阴极数码管的某一阳极接高电平时，响应二极管发光，所以共阳极数码管需要输出高电平有效的译码器去驱动（高电平有效）。其中BI端为灭灯输入，其目的就是为了控制多位数码显示的灭灯所设置的。BI=0时，不论LT和输入A,B,C,D为何种状态，译码器输出均为低电平，使共阴极数码管熄灭。现在我们看到的是：未控制BI=0端的输入，所以在输出不再09范围外会导致会出现乱码的现

5、象。图 4.2 数码管接线表 4.2 数码管观察结果输入输出DCBAQGQFQEQDQCQBQA字形00000111111000010000110100101011011200111001111301001100110401011101101501101111100601110000111710001111111810011100111910101011000*10111001100*11001100010*11011101001*11101111000*11110000000*3、优先编码器 74HC148 的作用电路接线如图 4.3，记录观察结果到表 4.3。总结有优先编码器的作用。答：允

6、许同时在几个输入端有输入信号，编码器按输入信号排定的优先顺序，只对同时输入的几个信号中优先权最高的一个进行编码。图 4.3 编码器接线表 4.3 编码器工作输入输出EI使能I7I6I5I4I3I2I1I0A2A1A0EO选通GS扩展111111011111111011110000010010001100110010100111001110011110100100111110101100111111011010011111110111106 实验数据分析与小结第一个实验是对74LS138 译码器的验证，当使能端E1为0时，不论E2,E3和C,B,A输入何值，输出端均为1。当控制E1输入为时，E2

7、或者E3其中任意一个为1时，不论C,B,A输入为何值，输出同样均为1。当E1=1,E2=E3=0时，与二进制CBA对应的十进制相同的输出端口为0，其余为1。第二个实验是对数码管与字形译码器7448的验证，其中七段字形译码器上面输出为输入DCBA对应十进制的值，当输入在09之外，输出为乱码。同时分析出现乱码的原因。第三个实验是通过对优先编码器 74HC148的调试，总结和验证了其功能。当使能端EI为1时，不论I7I0输入什么值，输出均为1；当EI为0，I7I0输入均为1时，A2为0，其余输出均为1；当EI=0，I7I0中含有0时，按照I7优先级别最高，低电平输入有效，输出为A2A1A0对应十进制反码输出。总结其功能：即允许同时在几个输入端有输入信号，编码器按输入信号排定的优先顺序，只对同时输入的几个信号中优先权最高的一个进行编码。7 实验心得体会熟悉了集成译码器的逻辑功能及测试方法。学会了用显示译码器进行逻辑设计