数字电路与逻辑设计.docx

1、数字电路与逻辑设计数字电路与逻辑设计参考授课方案（2004年版）（48学时）第一次: 第1章 绪论（总3学时） 章节：1.1.1节，1.1.2节，1.1.5节；1.1.6节知识背景：内容：绪论；数制及转换安排：1.介绍数字电路与逻辑设计课程：数字电路起源及发展；数字电路特点；数字电路的应用；数字信号；布尔代数。 2.掌握常用数制：二进制、八进制、十六进制、十进制等。注意基数与权的概念 3.掌握数制间的转换：十进制与任意R进制间的相互转换；二进制与2 n进制（如八进制、十六进制）间的相互转换。注意转换精度。本次课重点：数制及数制间的转换；基与权的概念 习题：P10题1.；2. ；3.；4. 。

2、第二次: 第1章 绪论 第2章 逻辑函数及其简化 （总7学时） 章节：1.1.3节，1.1.4节 & 2.1.1节,2.1.2节。 知识背景：数制内容：常用代码；算术运算与逻辑运算； 逻辑代数的逻辑与逻辑运算；真值表与逻辑函数。安排：1.介绍常用二十进制代码（BCD码）：有权码，无权码。注意BCD码的特点；BCD码与二进制码的区别。 2.基本逻辑：与、或、非；复合逻辑：与非、或非、与或非、同或、异或。描述逻辑代数的描述方法：真值表，表达式、符号。 3.逻辑运算。注意其一般形式。注意算术运算与逻辑运算的区别。本次课重点：BCD码；逻辑代数的逻辑与逻辑运算。习题：P10题6. 。 第三次：第2章

3、逻辑函数及其简化 章节：2.1.3节，2.1.4节，2.1.5节，2.1.6节 & 2.2.1节知识背景：逻辑代数的逻辑、逻辑运算内容：逻辑函数相等；三个规则；逻辑代数的常用公式。安排：1.真值表与逻辑函数：建立逻辑函数的方法；已知真值表，写与或表达式（积之和式）以及或与表达式（和之积式）的方法。2.逻辑函数“相等”的概念。用真值表证明逻辑函数相等。 3.逻辑代数的基本公式。注意逻辑代数的特殊规律。 4.三个规则：代入规则，反演规则，对偶规则。注意反演规则与反演律的区别。掌握已知原函数，求其反函数与偶函数的方法。 5.熟练掌握逻辑代数的5个常用公式。本次课重点：已知真值表写逻辑函数表达式的方法

4、逻辑函数的公式与规则；逻辑函数的三个规则及常用公式。习题：P47题1. ；题3. ； 4. ； 第四次：第2章 逻辑函数及其简化 章节： 2.2.1节知识背景：逻辑代数的逻辑、逻辑运算内容：逻辑函数的公式化简法。安排：1.最简的概念；2.熟练掌握逻辑函数的公式化简方法。本次课重点：逻辑函数的公式化简方法习题： P48题8. 。 第五次：第2章 逻辑函数及其简化 章节：2.1.7节 & 2.2.2节知识背景：逻辑代数的描述方法、已知真值表写逻辑函数表达式内容：逻辑函数的标准形式；逻辑函数的图形化简法。安排：1.最小项和最大项；逻辑函数的标准与或式（最小项表达式）；逻辑函数的标准或与式（最大项表达

5、式）；逻辑函数的异或标准形式；同或标准形式。最小项表达式与最大项表达式的转换。 2.介绍逻辑函数的第四种描述方法：卡诺图。讲解卡诺图与其他描述方法间的关系及相互转换。利用卡诺图合并最小项的规律。 3.熟练掌握逻辑函数的图形化简方法。注意掌握带任意项的逻辑函数化简。本次课重点：逻辑函数的标准形式；逻辑函数的图形化简方法习题： P48题9.；10。 第六次：第3章 集成逻辑门 （总4学时）章节： 3.1，3.2.1,3.2.2节知识背景：前续课程电子电路晶体二、三极管知识内容： 晶体管的开关特性; TTL与非门的主要外部特性； 安排：1.晶体二、三极管的开关特性：重点介绍晶体二、三极管的稳态开关特

6、性和参数，晶体二、三极管的瞬态开关特性和延迟时间。 2.晶体管晶体管逻辑门电路（TTL）：介绍典型TTL与非门电路，分析电路工作原理，掌握电路两种工作状态。3. TTL与非门的主要外部特性：电压传输特性、输入特性、电阻负载特性、输出特性。TTL与非门的主要参数：输出高电平；输出低电平；输入短路电流；阈值电压；最小输入高电平（开门电平）；最大输入低电平（关门电平）；开门电阻；关门电阻；高电平输入电流（输入漏流）；最大输出灌流负载；最大输出拉流负载。扇入、扇出系数和平均延迟时间。本次课重点：晶体二、三极管的稳、瞬态开关特性；典型TTL与非门电路工作原理; TTL与非门的主要外部特性和主要参数 习题

7、：（无） 第七次：第3章 集成逻辑门 章节： 3.2.3，3.2.4节; 3.4，3.5节知识背景：晶体二、三极管稳态特性及TTL典型电路、前续课程电子电路MOS晶体管知识内容： TTL OC门、三态输出门、异或门；其他系列TTL门电路安排：1.TTL OC门、三态输出门、异或门：集电极开路的TTL与非门（OC门）的电路特点、工作原理、使用特点及线与。TTL三态输出门的电路特点、工作原理、使用特点及利用三态门实现总线结构和数据的双向传输。异或门的逻辑。 2.其他系列TTL门电路：简单介绍CT54H/74H系列；CT54S/74S系列；CT54LS/74LS系列。 3.MOS晶体管：MOS晶体管

8、；MOS反相器和门电路。 4.CMOS门电路：掌握CMOS门电路的特点及功能。注意CMOS门电路与TTL门电路在外特性上的区别：具体体现在电阻特性上。本次课重点： TTL OC门、三态输出门的特点;CMOS门电路的特点及功能。习题： P102题4。 第八次：第4章 组合逻辑电路（总9学时）章节：4.1；4.1.1；4.1.2节知识背景：逻辑代数、集成逻辑门内容：小规模组合逻辑电路分析：分析方法和分析步骤； 常用组合逻辑部件：半加器、全加器、编码器安排：1.介绍组合逻辑电路逻辑功能特点、一般框图。强调组合逻辑电路没有记忆功能。 2.重点介绍小规模组合逻辑电路（SSI）分析：分析方法（代数法）和分

9、析步骤。注意“级的概念。 3.介绍常用组合逻辑部件：半加器；全加器：1位全加器、4位逐位进位加法器、4位超前进位加法器。注意半加与全加的概念和区别；注意中规模电路（MSI）与小规模电路（SSI）的区别以及两种电路不同的学习特点。4.常用组合逻辑部件：编码器：8线3线优先编码器。注意对MSI电路来说，不具体介绍其电路结构，重点介绍逻辑功能：真值表、逻辑功能、逻辑符号。特别强调对真值表（功能表）的理解、分析和应用。 5.编码器的扩展:由8线3线优先编码器扩展成16线4线优先编码器。注意MSI电路中使能端的使用本次课重点：小规模组合逻辑电路（SSI）分析：分析方法和分析步骤；中规模组合逻辑电路（MS

10、I）分析：半加器、全加器、编码器的功能（真值表、逻辑功能、逻辑符号）。习题：P150题1。 第九次：第4章 组合逻辑电路 章节：4.1.3，4.1.4，4.1.5节知识背景：组合逻辑电路分析内容：常用组合逻辑部件：译码器、数值比较器、数据选择器安排：1.常用组合逻辑部件：译码器：介绍译码器的分类：变量译码器；码制译码器；显示译码器。介绍各种译码器电路，着重强调其逻辑功能：真值表、逻辑功能、逻辑符号。具体有：2线4线译码器；2线4线译码器扩展成3线8线译码器；3线8线译码器；4线10线译码器；5线32线译码器；七段显示译码器。 2.变量译码器也可作为数据分配器使用。3.常用组合逻辑部件：数值比较

11、器：1位数值比较器、4位数值并行比较器。注意对MSI电路来说，不具体介绍其电路结构，重点介绍逻辑功能：真值表、逻辑功能、逻辑符号。特别强调对真值表（功能表）的理解、分析和应用。 4. 数值比较器的扩展:由4位数值比较器扩展成8位数值比较器。注意MSI电路中使能端的使用。 5.常用组合逻辑部件：数据选择器：介绍数据选择的概念，介绍双4选1数据选择器；8选1数据选择器。着重强调其逻辑功能：真值表、逻辑功能、逻辑符号。 6.数据选择器的扩展：由8选1数据选择器扩展成32选1数据选择器。本次课重点：中规模组合逻辑电路（MSI）分析：译码器、数据选择器习题：P153题12;补充一道数据选择器分析题。 第

12、十次：第4章 组合逻辑电路 章节：4.2.1节P130P131知识背景：逻辑函数化简内容：采用小规模集成器件的组合逻辑电路设计（SSI）安排：1.采用小规模集成器件的组合逻辑电路设计的一般步骤。介绍逻辑函数的五种表达形式，强调电路最简的概念；强调设计步骤中“表达式变换”的重要和变换难度。 2.举例介绍双轨设计：既有原变量，又有反变量的小规模组合逻辑电路设计。一般的二级门形式；不同情况下的表达式变换以得到最简电路；通过增加级数来减少门电路的方法。注意重点采用与非门、或非门的设计。本次课重点：采用小规模集成器件的组合逻辑电路设计（SSI）（双轨设计）。习题：P150题4（3）；5（3）；8；10（

13、2） 。 第十一次：第4章 组合逻辑电路 章节：4.2.2节知识背景：中规模组合逻辑部件（MSI）内容：采用中规模集成器件（数选器、译码器、全加器）实现组合逻辑函数（MSI）； 安排： 1.采用中规模集成器件实现组合逻辑函数（MSI）的方法是：逻辑函数对照法。MSI设计最简的概念：MSI器件数最少。 2.采用数据选择器实现单输出组合逻辑函数。用具有n个地址输入端的数选器可以实现m变量逻辑函数；其中有m=n; mn三种情况。针对第种，可以分别采用扩展法和降维图法。注意记图变量的合理选取。 3.采用译码器实现多输出组合逻辑函数。用n变量译码器加上输出门，可实现任何形式的输入变量不大于n的组合逻辑函

14、数。 4.使用数据选择器和译码器实现组合逻辑函数，各自特点不同。例如一片8选1数据选择器可以实现任意多输入变量的一个组合逻辑函数；而一片3线8线译码器可以实现三变量的多输出函数。 5.采用全加器可以实现加法运算组合逻辑函数。本次课重点：采用中规模集成器件（数选器、译码器）实现组合逻辑函数（MSI）。习题：P153题14(1); P154题20 第十二次：第4章 组合逻辑电路 集成触发器 （总5学时）章节：，4.3节 & 5.1节；知识背景：集成逻辑门内容：组合逻辑电路的冒险现象; 基本触发器；安排： 1.冒险现象（一种实际现象）的定义；分类。注意冒险现象只是实际电路中的一种可能。 2.举例说明

15、静态冒险现象产生的原因。 3.如何避免逻辑冒险。其方法是：修改逻辑设计；引入取样脉冲；输出加滤波电容。 4.触发器和前面的组合逻辑电路不同，具有记忆功能。 5.基本触发器电路组成和工作原理；基本触发器功能的描述。注意描述触发器的逻辑功能，可采用：状态转移真值表；特征方程（状态方程）；状态转移图和激励表三种方法。注意基本触发器的符号。注意不定现象以及不定现象产生的时刻。注意基本触发器的工作波形。 本次课重点：避免逻辑冒险的方法;基本触发器的工作波形；习题：无 第十三次:第5章 集成触发器 章节： 5.2节; 5.3.1; 5.3.2节 知识背景：基本触发器内容：钟控触发器; 主从触发器安排：1.

16、钟控类（钟控RS触发器；钟控D触发器；钟控JK触发器；钟控T触发器; 钟控T触发器）的电路特点（有一级触发导引电路），触发特点（上沿触发），功能描述，工作波形，符号说明。注意时钟信号CP。注意上沿触发：在CP1期间内，接收输入激励信号的改变而触发；在CP0期间，触发器保持。注意钟控JK触发器的空翻现象。 2.强调触发器的工作波形的画法。3.可克服空翻现象的主从触发器电路由主触发器和从触发器两部分组成。工作原理：在CP=1时，主触发器工作，从触发器保持；在CP=0时，从触发器工作，主触发器保持。触发特点：下沿触发：在CP0期间内，接收输入激励信号的改变而触发；在CP1期间，触发器保持。又因为Q主

17、在CP0期间保持，所有主从触发器实际触发时刻为CP由1下跳变到0。注意主从触发器的脉冲工作特性。 4.主从RS触发器的电路组成，触发特点（下沿触发），功能描述，工作波形，符号说明。注意时钟信号CP。注意工作波形的画法。 5.主从JK触发器的电路组成，触发特点（下沿触发），功能描述，工作波形，符号说明。注意时钟信号CP。注意工作波形的画法。6.主从JK触发器的一次翻转现象:CP=1时间过长，激励在这期间发生多次变化，而Q主 和Q仅仅变化一次。注意主从JK触发器发生一次翻转现象时的波形画法。 本次课重点：钟控触发器（上沿触发）的触发时刻、工作波形; 主从触发器的触发时刻、工作波形；主从JK触发器发

18、生一次翻转现象时的工作波形。习题：P174题7；题10； P176题13； 第十四次：第5章 集成触发器 章节： 5.3.3;5.3.4节 ; 5.4节知识背景：钟控触发器、主从触发器内容：主从触发器;边沿触发器安排：1.主从JK触发器集成单元。注意异步工作方式的作用。2.边沿触发器有CP上升沿（前沿）触发和CP下降沿（后沿）触发两种。触发特点：仅仅在CP的上升沿或下降沿时刻才对输入激励信号响应。 3.维持阻塞触发器基本工作原理：CP的上升沿触发，其余时刻保持。分为维持阻塞RS触发器和维持阻塞D触发器。介绍其电路组成，触发特点（上升沿触发），功能描述，工作波形，符号说明。注意时钟信号CP。注意

19、主从触发器的脉冲工作特性。注意异步工作方式的作用。注意工作波形的画法。 4.下降沿触发的边沿JK触发器的触发特点（下降沿触发），功能描述，工作波形，符号说明。注意时钟信号CP。注意主从触发器的脉冲工作特性。注意异步工作方式的作用。注意工作波形的画法。 5.CMOS传输门构成的边沿触发器。介绍其功能描述。工作波形的画法本次课重点：主从JK触发器集成单元的异步工作方式的作用;边沿类触发器的触发时刻、工作波形。 习题： P174题8；9；14；P176题15；16;P177题17；18。 第十五次：第6章 时序逻辑电路 （总12学时） 章节： 6.1节，6.2.1, 6.2.2节，知识背景：集成门电

20、路、集成触发器、组合逻辑电路、逻辑代数内容： 时序逻辑电路概述，时序逻辑电路分析, 寄存器和移位寄存器, 4位右移移位寄存器CT54LS/74LS195 安排：时序逻辑电路概述 时序逻辑电路在数字电路系统中的地位；时序逻辑电路与组合逻辑电路的区别； 时序逻辑电路的结构框图和电路各输入，输出信号之间的关系； 时序逻辑电路的特点：结构特点和逻辑特点； 时序逻辑电路分类 时序逻辑电路分析 结合时序逻辑电路实例叙述分析方法和步骤；说明分析过程中涉及的激励方程组、状态方程组、输出方程、状态转移表、状态转移图、时序图、工作波形图以及有效状态、偏离状态、有效循环、自启动性等术语和概念数码寄存器分析 移位寄存

21、器分析 串行数据、并行数据的输入和输出；串行数据的右移和左移的概念；右移移位寄存器、左移移位寄存器和双向移位寄存器分析；移位寄存器的应用 集成移位寄存器CT54LS/74LS195 4位右移移位寄存器CT54LS/74LS195的基本功能分析、功能表的组成、阅读及应用、逻辑符号的识别；CT54LS/74LS195应用实例p191图6215和p192图6216电路的读图和分析；其它集成移位寄存器简介本次课重点：时序逻辑电路的特点；时序逻辑电路的分析方法；时序逻辑电路分析中的几个重要术语和概念; 集成移位寄存器CT54LS/74LS195的功能和应用 ;习题：P240 2题 , 5题 第十六次：第

22、6章 时序逻辑电路 章节： 6.2.3节; 6.2.4节知识背景：时序逻辑电路分析步骤、逻辑代数基础内容：同步计数器分析;集成同步计数器 ；异步计数器 ；安排：计数和计数器的概念，计数器的分类同步二进制计数器分析 按前述的分析方法进行分析；总结同步二进制计数器的特点 同步非二进制（以二十进制为例）计数器分析 按前述的分析方法进行分析；总结同步二十进制计数器的特点；明确非二进制计数器的偏离状态及自启动性的检验 集成同步计数器 集成同步4位二进制计数器CT54/74161、集成同步十进制计数器CT54/74160的基本功能分析、功能表的组成、阅读及应用、逻辑符号的识别以及二者之共性和区别；CT54

23、/74160应用实例p200图6225电路的读图和分析，其它集成同步计数器简介异步计数器 异步计数器的特点；异步计数器中时钟信号对构成计数器中各级触发器的控制作用和特点 异步计数器分析 在强调时钟信号的特殊性，并首先确定各级触发器的时钟方程之后，按与同步计数器分析方法类似的方法进行分析；总结异步计数器和同步计数器的区别 集成异步计数器 集成异步2510进制计数器CT54LS /74LS290的基本功能分析、功能表的组成、阅读及应用、逻辑符号的识别；p205表6-2-15和表6-2-16的解释；其它集成异步计数器简介本次课重点：同步计数器的分析步骤；同步计数器分析中的几个术语和概念；集成同步4位

24、二进制计数器CT54/74161、集成同步十进制计数器CT54/74160的功能和应用;异步计数器分析；集成异步2510进制计数器CT54LS /74LS290的功能和应用； 习题：P246页 31题 32题 33题 第十七次：第6章 时序逻辑电路 章节：6.3节，6.3.1知识背景：时序逻辑电路分析、触发器、逻辑代数内容：同步时序逻辑电路的设计安排：用p206例6-5说明同步时序逻辑电路的一般步骤： 建立原始状态转移图和状态表；状态化简（用隐含表法）求简化状态表；状态分配；选择触发器，求各级触发器的激励函数；写状态转移方程，求输出方程；画逻辑图本次课重点：同步时序逻辑电路的一般步骤；用隐含表

25、法简化原始状态表；等价、等价对、等价类、最大等价类、最大等价类集等概念在隐含表法中的应用；状态分配原则；求激励函数的方法;根据设计画出逻辑图的方法习题：244页 25（2）题 第十八次：第6章 时序逻辑电路 章节： 6.3.2节，6.3.3节知识背景：时序逻辑电路设计的一般方法步骤内容：用小规模集成器件设计同步计数器和异步计数器安排：用p214例66、p216例67叙述同步计数器的设计方法，根据题意列状态转移表；用次态卡诺图求各级触发器的激励函数；写出状态方程和输出方程；检验电路的自启动性；画逻辑图；当电路不具有自启动性时，消除计数器阻塞现象的方法用p219例68叙述异步计数器的设计方法 确定

26、各级触发器的时钟信号的原则和方法；当时钟确定以后，其它步骤与同步计数器设计类似 本次课重点：同步计数器的设计方法；当计数器不具有自启动性时，消除计数器阻塞现象的方法习题： P 242 12题、14（2）题 第十九次：第6章 时序逻辑电路 章节： 6.3.4节知识背景：计数器的设计方法、集成计数器CT54/74161、CT54/74160、 CT54LS/74LS290集成移位寄存器CT54LS/74LS195的功能内容：采用中规模集成器件实现任意模值计数（分频）器的方法安排：用集成计数器实现任意模值计数分频器的基本思路 充分利用、发掘集成计数器的功能特点，用扩展或改变集成计数器原有的计数进程来

27、实现任意模值计数分频 级联（扩展）法实现任意模值计数分频器 利用集成计数器的扩展功能可以实现大整数、非质数模值计数分频器，根据时钟信号的连接方式可分为同步级联和异步级联 利用清除端复位法实现任意模值计数分频器 利用CT54/74161、 CT54/74160和CT54LS/74LS290的异步清零（复位）端，强制中止计数进程回到全零状态并产生新的循环，根据需要选择不同的产生清零（复位）状态，即可实现任意模值计数 利用置入控制端复位法实现任意模值计数分频器 利用CT54/74161和 CT54/74160的同步置位端，强制中止计数进程并转到某个预定状态并产生循环，根据需要在数据输入端设置不同预置

28、数据、选择不同的产生置数信号的方法，即可实现任意模值计数；利用CT54LS/74LS290的异步置9端强制中止计数转到1001状态并产生循环，根据需要选择不同的产生置9状的态，即可实现任意模值计数； 用集成移位寄存器实现移存型计数分频器 利用CT54LS/74LS195可以方便地构成环形计数器和扭环形计数器，但是它们都没有自启动性，使用中需要解决自启动问题；利用CT54LS/74LS195的“”控制端，使其自动在“移位”和“置数”两种工作方式间转换，从而实现任意模值计数分频，其计数状态规律是移存型的 程序分频器 利用CT54/74161、CT54/74160或 CT54LS/74LS195配合

29、编码器、译码器等电路可构成程序分频器本次课重点：用CT54/74161、CT54/74160构成任意模值计数分频器的若干种方法习题： P 244 27题、28题、29题、P247 35题、36题（第二十四、二十五两次课的习题） 第二十次：第6章 时序逻辑电路 章节： 6.3.4（续）节知识背景：计数器的设计方法、集成计数器CT54/74161、CT54/74160、 CT54LS/74LS290集成移位寄存器CT54LS/74LS195内容：采用中规模集成器件实现任意模值计数（分频）器的方法（续）安排：用集成计数器实现任意模值计数分频器的基本思路 充分利用、发掘集成计数器的功能特点，用扩展或改

30、变集成计数器原有的计数进程来实现任意模值计数分频级联（扩展）法实现任意模值计数分频器 利用集成计数器的控制功能可以实现大整数、非质数模值计数分频器，根据时钟信号的连接方式可分为同步级联和异步级联利用清除端复位法实现任意模值计数分频器 利用CT54/74161、 CT54/74160和CT54LS/74LS290的异步清零（复位）端，强制中止计数进程回到全零状态并产生新的循环，根据需要选择不同产生清零（复位）的状态，即可实现任意模值计数 利用置入控制端复位法实现任意模值计数分频器 利用CT54/74161和 CT54/74160的同步置位端，强制中止计数进程并转到某个预定的状态并产生循环，根据需

31、要在数据输入端设置不同预置数据、选择不同的产生置数信号的方法，即可实现任意模值计数；利用CT54LS/74LS290的异步置9端强制中止计数转到1001状态并产生循环，根据需要选择不同的产生置9状的态，即可实现任意模值计数； 用集成移位寄存器实现移存型计数分频器 利用CT54LS/74LS195可以方便地构成环形计数器和扭环形计数器，但是它们都没有自启动性，使用中需要解决自启动问题；利用CT54LS/74LS195的“”控制端，使其自动在“移位”和“置数”两种工作方式间转换，从而实现任意模值计数分频，其计数状态规律是移存型的 程序分频器 利用CT54/74161、CT54/74160或 CT54LS/74LS195配合编码器、译码器等电路可构成程序分频器本次课重点：用CT54/74161、CT54/74160构成任意模值计数分频器的若干种方法习题：（ 见上次课习题） 第二十一次：第7章 半导体存储器（总3学时） 章节： 7.1节，7.2 ，7.3节，知识背景：同