edaII 时钟.docx

1、edaII 时钟EDAII - 多功能数字钟学号：1010190247姓名：王文辉院系：自动化指导老师：花汉兵 时间：2013年3月10日星期日目录摘要： 3关键字： 3一.实验内容 4二.题目简介： 4三.设计基本要求： 4四.计时器整体框图： 5设计总图： 6原理： 6五.各子模块功能： 71.分频模块 72.计时模块 93.定时与比较模块： 124.动态显示模块： 125.显示切换模块： 146.防颤抖模块： 157.闹钟响铃方式控制模块： 15六.调试： 151.计时模块： 162.分频模块： 16七.下载： 17对应引脚图： 17下载界面： 17思考： 18八.结论： 18参考文献：

2、 19摘要： 本实验借助QuartusII软件利用计时器的扩展以及外围开关等实现了多功能数字钟的24小时正常计时，保持，清零，校时，校分，整点报时等基本功能。并添加了闹钟显示，闹钟定时等附加功能，还留有音乐闹铃的接口。利用QuartusII软件的仿真、下载，并在SmartSOPC实验系统上实现了闹钟的正常运行。关键字： 多功能数字钟，闹钟，QuartusII，计时，整点报时。Abstract:This experiment is to design a multifunction digital clock with the expansion of the timer and periphe

3、ral switch in QuartusII.This clock has multifunction ，such as 24 hours time, maintain,reset,and timing，giving fine music at whole hour. Also includes alarm display,alarmbell ring.There are music alarm clock interface.Finally,we use QuartusII simulation，download，and in the normal operation of the exp

4、eriment system implementation on the SmartSOPC.Keywords:multifunction digital clock， alarm clock，QuartusII， time，giving fine music at whole hourEDAII - 多功能数字钟一.实验内容 利用QuartusII软件设计一个数字钟，并下载到SmartSOPC实验系统中。二.题目简介：设计一个数字计时器，可以完成00:00:00到23:59:59的计时功能，并在控制电路的作用下具有保持、清零、快速校时、快速校分、整点报时等功能。三.设计基本要求：1、能进行正

5、常的时、分、秒计时功能；2、分别由六个数码管显示时分秒的计时；3、 K 1 是系统的使能开关（K 1 =0正常工作，K 1 =1时钟保持不变）；4、 K 2 是系统的清零开关（K 2 =0正常工作，K 2 =1时钟的分、秒全清零）；5、 K 3 是系统的校分开关（K 3 =0正常工作，K 3 =1时可以快速校分）；6、 K 4 是系统的校时开关（K 4 =0正常工作，K 4 =1时可以快速校时）；四.计时器整体框图：设计总图：原理：首先说明下载后模板提供开关，显示等外围器件，还包括48Mhz的频率发生器。本实验由分频器，防抖开关，时钟计时，时钟的动态显示，定时计时及与时间的比较，定时的动态显示

6、等几部分组成。由分频部分将48Mhz的时钟分频提供后面使用，由时钟的计时部分实现时钟的计时，然后通过三态门通过动态显示模块实现时钟的正常计时功能，再由定时模块实现定时以及与时钟的比较并产生闹钟响铃信号，定时模块通过同一个开关控制的另一个三态门连接在动态显示模块显示定时时间，五.各子模块功能：1.分频模块 模块总图图1 图2 图36分频的实现:使用模6 计数器，计数如下：0001001000110100010101100001使用四位中左数第2当做脉冲发出端，实现6分频。8分频的实现：使用模16的计数器，计数如下：00000001001000110100010101100111-10001001

7、-1010101111001101111011110000 使用四位中的左数第2位做脉冲输出端，实现8分频。10分频的实现：使用模10的计数器，计数如下：001101000101011001111000-10011010101111000011使用左边第1位作为脉冲输出端实现10分频。2.计时模块模60计数器的实现：用74160模10 计数器作为个位计数，使用进位端的非（/RCO）作为向十位的时钟脉冲输入端，同时引出/ ENP端作为保持的控制端，引出CLR端作为清零端，使用或门引出两个CLK端作为正常计时以及校时，校分的时钟输入端。模24计时器的实现：用模60计时器控制到24时同步清零。时分秒

8、计时的实现：将模60的计数端（01100000）的左数第2,3位相与，来实现进位，进而实现时分秒的计数。整点报时的实现：秒的8位S8.1 ,分的8位M8.1报时信号BEEP=M7*M5*M4*M1*S7*S5*S1*S4+S3+s2本图中使用了译码器，但报时原理相同。保持与校分的实现：秒位保持HOLD1=K1+K3+K4分位保持HOLD2=/K3*K1+K4,时位保持HOLD3=/K4*K1+k3,其中K1,K3,K4分别为保持，校分，校时开关，高电平有效。保证了校时，校分的优先级高于保持，同时校分时，秒和时均保持，校分和校时可同时进行。清零的实现，直接加非门接入/CLR端，高电平有效。对于使

9、用同步清零和置数时控制端比理论多走一位（如秒的计数到60时同步清零）将在最后解释。3.定时与比较模块：定时时钟模块的实现：使用时钟计时模块，用校分，校时功能，使用K5控制校分或者校时，然后使用K6点触开关输入脉冲定时。定时响铃模块的实现：4块7485级联，实现16为比较，用最后一位的AEBO端作为响铃信号的输出端。4.动态显示模块：动态显示功能的实现，使用模6计数模块形成循环扫描信号，作为4块并联的74151的选择信号实现24选6的功能，同时循环扫描信号作为3/8译码器的译码端译码形成显示数码管的位选信号端。用显示译码器7447对实时选出的4位信号进行显示译码形成显示数码管的显示信号，进而实现

10、动态显示的功能5.显示切换模块：显示切换功能的实现：由开关KK5控制三态门的使能端切换实现两个三态门的分时导通，每一个三态门是由3块74244组成，可通过24位数据。通过开关KK5的控制可实现，定时与正常走表的切换。6.防颤抖模块：使用D触发器防止开关开关瞬间产生的高频率脉冲影响开关的正常脉冲计时。原理图如下：7.闹钟响铃方式控制模块：本模块主要是实现闹钟响铃声音的扩展接口。六.调试：1.计时模块：调试正常。2.分频模块：由于分频较大，通过调试很难看出1hz的波形，不过可以直接下载到硬件上让1hz输出在led灯上，大概可以看出分频很正确。对于闹钟定时，以及比较等的调试波形很难通过调试得出验证，

11、下载到硬件上更好的验证设计电路的正确性。七.下载：对应引脚图：下载界面：思考：设计模60的的计数器，为什么到60同步清零可实现由59到0的转变？解释如下图：八.结论：本次试验实现了时钟的正常计时：00:00:0023:59:59，以及整点报时：在59分53，55,57秒以及59秒的报时，同时实现了闹钟的定时：闹钟输入显示，点控开关定时，闹铃响铃一分钟，同时实现正常计时时不可对闹钟输入脉冲调时。闹铃的开关，为以后减少开关的个数做好准备。本设计还留有闹钟方式控制的接口，可与他人谱写的曲子电路实现准确的接入。同时本实验的动态显示电路课用于万年历的输出，不过万年历的设计有一个难点，就是闰年2月29的确定，其余均可用模30，模31，以及模12的计数器实现。初步设想对2月的29号从年份分析出来，具体留待以后实现。参考文献：数字逻辑电路与系统设计 蒋立平主编。