实验46计组.docx

1、实验46计组姓名 张励萌 学号 1305500228 班级 网络1302班 年级 网络13级 指导教师 魏晋雁 西安财经学院信息学院计算机组成原理及系统结构实验报告实验名称 判零实验、缓冲输入/锁存输出实验、储存器和总线实验 实验室 实验楼418 实验日期 2014-12-4、2014-14-4、2014-12-9 实验四 判零实验一、 实验目的熟悉判零线路的硬件。二、实验原理 图474LS74为D触发器，零标志灯为Z，若实验结果为零，则Z亮。Z连接着D触发器的Q1端，当Q1等于零时，控制它的D1也为零。与D1相连的是两个181的输出的与非门，当181的输出全为零时，D1为零。74LS74的有

2、效脉冲为T4，只有当AR等于1时，通过一个或门到达与T4相连的与门，T4才有可能被传送给D触发器。三、实验内容及结果分析 本实验的连接请按图7-1-2所示。 用二进制数据开关向DR1和DR2寄存器置数首先关闭ALU输出三态门(CBA=000)、CE=0，开启输入三态门(SW-B=1)，设置数据开关。例如向DR1、DR2均存入00000001(01H)。具体操作步骤如下：注:【单步】键的功能是启动时序电路产生T1T4四拍单周期脉冲结果分析：当CBA=000，CE=0，SW-B=1时，开启了输入三态门，当LDDR1=1，LDDR2=0时，数据开关中输入的数据会通过三态门传送至数据总线，通过数据总线

3、传送至运算单元储存到LDDR1中。当LDDR1=0，LDDR2=1时，会将数据开关中的数传送到运算单元中储存到LDDR2中。结果显示为：R1=01，R2=01。 读操作（运算寄存器内容送总线）首先关闭数据输入三态控制端(SW-B=0)，存储器控制端CE保持为0，令LDDR1=0、LDDR2=0，然后打开ALU输出三态门(CBA=010)，置M、S0、S1、S2、S3为11111，再按【单步】键，数据总线单元显示DR1的内容00000001(01H)，若把M、S0、S1、S2、S3置为10101，再按【单步】键，数据总线单元显示DR2的内容00000001(01H)。结果分析：CBA=010时，

4、打开了输出三态门，当M、S0、S1、S2、S3为1111时表示将R1的数据通过三态门输出到数据总线单元。当M、S0、S1、S2、S3为10101时表示将R2通过三态门输出到数据总线单元。当M、S0、S1、S2、S3为11111时，显示：01；为10101时，显示：01。 带进位减法运算令SW-B=0、CE=0，置CBA=010、AR=1，置CN、M、S0、S1、S2、S3为000110，按【单步】键，此时数据总线单元应显示00000000(00H)。注：181运算器作减法运算时，有借位CY=0，无借位CY=1。结果分析：CBA=101，AR=1,CN、M、S0、S1、S2、S3为000110时

5、，表示为R1、R2的带进位减法。由于R1-R2无需借位，所以CY的灯是亮的。R1-R2=0，显示为00。 寄存器判零在保持带进位减法运算所设置的状态下，令AR=1，按【单步】键，若零标志灯“亮”，表示当前运算结果为零；反之零标志灯“灭”，表示当前运算结果不为零。结果分析：AR=1表示74LS74接收到了T4的脉冲，按单步键后，表示零标志的灯Z亮。五、实验总结通过本次实验，以及实验中的输入、输出，熟悉了判零路线的硬件、完成了运算寄存器的判零。实验五 缓冲输入/锁存输出实验一、实验目的掌握输入/输出的硬件电路。二、实验原理 图5 图6在输入设备单元，与74LS245触发器相连的时二进制开关单元的S

6、W-B，当SW-B为高点平时，74LS245触发器会将由数据开关输入的数据传送至数据总线。在输出设备中，74LS273为数据输出单元的核心，当A8、A9都为1时，与它相连的273会输出1，则139输出的Y3值为1，T4才会被传入，从而74LS273才会将从数据总线传入的数据输出。三、实验内容及结果分析 输入设备缓冲输入经输出设备锁存输出的实验步骤如下：注:【单步】键的功能是启动时序电路产生T1T4四拍单周期脉冲令CE=0、CBA=000，置SW-B=1，置A9=1、A8=1（选中Y3，Y3由系统控制线LDED使用，详见P18页），然后将数据开关设置为00000001(01H)，按【单步】键产生

7、单周期4拍制脉冲，把数据开关所设定的00000001(01H)锁存输出至显示接口，8位输出数据灯应显示00000001(01H)；改变数据开关的设置，再按【单步】键，可把当前数据开关的内容锁存输出至8位显示单元显示。结果分析：CBA=000、CE=0、SW-B=1时，表示打开输入三态门，A8、A9都为1时，T4脉冲会被传入273，届时273将会将从数据开关输入的数据传入输出。显示为：01。四、实验总结通过本次实验，了解了缓冲输入、锁存输出的硬件电路的使用，并对电路的传输有所了解。实验六 储存器和总线实验一、实验目的熟悉存储器和总线组成的硬件电路。二、实验原理图7在缓冲输入单元中，控制三态门24

8、5的二进制开关为SW-B，当SW-B为1时，T2脉冲以及278的输出Q会传送至245，使得数据开关中的数据通过245传送至数据总线；在地址总线单元中，当LDAR为高点平时，T3脉冲和273的输出0Q会通过与门传送至AR，此时AR会将从数据总线传送过来的数据传送至地址总线，显示在地址显示中；在内存单元，当CE为1，WE也为1时，脉冲T3和273的输出3Q通过与非门传送至6116，273的输出2Q通过非门传送至6116，从而数据总线会将数据开关输入的数据传送至内存中，当CE为1，WE为0时，内存6116中储存的数据会通过数据总线传送至数据显示,从而显示出来。三、实验内容及结果分析在闪动的“P.”状

9、态下按动【增址】命令键，使LED显示器自左向右第4位显示提示符“L”，表示本装置已进入手动单元实验状态。（若当前处“L”状态，本操作可略）。(一)内部总线数据写入存储器给存储器的00、01、02、03、04地址单元中分别写入数据11、12、13、14、15，具体操作步骤如下（以向00地址单元写入数据11为例）：注:【单步】键的功能是启动时序电路产生T1T4四拍单周期脉冲结果分析：CBA=000、CE=0、SW-B=1时，表示打开输入三态门。LDAR=1，表示将数据开关输入的数据传送到地址总线中。CE=1、WE=1，将会将数据开关输入的数据通过数据总线传送至内存中。(二)读存储器的数据到总线上依

10、次读出第00、01、02、03、04号单元中的内容，观察上述各单元中的内容是否与前面写入的一致。具体操作步骤如下（以从00地址单元读出数据11为例）：注:【单步】键的功能是启动时序电路产生T1T4四拍单周期脉冲结果分析：CBA=000、CE=0、SW-B=1时，表示打开输入三态门。LDAR=1，表示将数据开关输入的数据传送到地址总线中。CE=1、WE=0，将会将数据开关输入的数据通过数据总线传送至数据显示，从而显示出来。输入00000000时，地址寄存器显示00000000，输入00010001时，内存单元和数据总线单元显示00010001。其他的00000001、00000002、00000003、00000004与一相同。四、实验总结通过本次实验，熟悉了储存器和总线组成的硬件电路，利用了总线和储存器传输数据，明白了储存器的写入和读出操作步骤。