计算机组成原理课设基本模型机数据通路.docx

1、计算机组成原理课设基本模型机数据通路基本模型机数据通路课程设计 姓 名： 学 号： 专 业： 指导教师： *大学*分院*年*月*号目 录摘 要 3一、设计目的和设计原理 41.1设计目的 41.2设计原理 4二、总体设计 7三、详细设计 83.1运算器的物理结构 83.2存储器系统的组成与说明 113.3指令系统的设计与指令分析 123.4微程序控制器的逻辑结构及功能 143.5微程序的设计与实现 17四、系统调试 25总 结 26参考文献 26摘 要根据设计任务书要求，本设计要实现完成一个简单计算机的设计，主要设计部分有运算器，存储器，控制器以及微指令的设计。 其中运算器由运算芯片和寄存器来

2、完成,存储器由总线和寄存器构成，使用硬布线的方式实现控制器，从而完成设计要求。:关键词：基本模型机的设计；运算器；存储器；控制器； 一、设计目的和设计原理1.1设计目的融会贯通计算机组成原理课程中各章的内容，通过知识的综合运用，加深对计算机系统各模块的工作原理及相互联系的认识，特别是对硬连线控制器的认识，建立清晰的整机概念。对计算机的基本组成、部件的设计、部件间的连接、微程序控制器的设计、微指令和微程序的编制与调试等过程有更深的了解,加深对理论课程的理解。在掌握部件单元电路实验的基础上，进一步将其组成系统地构造一台基本模型计算机。1.2设计原理（1）运算器设计中所用的运算器数据通路，其中运算器

3、由两片74LS181以并/串形成8位字长的ALU构成。运算器的输出经过一个三态门74LS245(U33)到ALUO1插座，实验时用8芯排线和内部数据总线BUSD0D7插座BUS16中的任一个相连，内部数据总线通过LZD0LZD7显示灯显示；运算器的两个数据输入端分别由二个锁存器74LS273（U29、U30）锁存，两个锁存器的输入并联后连至插座ALUBUS，测试时通过8芯排线连至外部数据总线EXD0D7插座EXJ1EXJ3中的任一个；参与运算的数据来自于8位数据开并KD0KD7，并经过一三态门74LS245（U51）直接连至外部数据总线EXD0EXD7，通过数据开关输入的数据由LD0LD7显示

4、。 算术逻辑运算功能发生器 74LS181（U31、U32）的功能控制信号S3、S2、S1、S0、CN、M并行相连后连至SJ2插座，测试时通过6芯排线连至6位功能开关插座UJ2，以手动方式用二进制开关S3、S2、S1、S0、CN、M来模拟74LS181（U31、U32）的功能控制信号S3、S2、S1、S0、CN、M；其它电平控制信号LDDR1、LDDR2、ALUB、SWB以手动方式用二进制开关LDDR1、LDDR2、ALUB、SWB来模拟，这几个信号有自动和手动两种方式产生，通过跳线器切换，其中ALUB、SWB为低电平有效，LDDR1、LDDR2为高电平有效。 另有信号T4为脉冲信号，在手动方

5、式下进行实验时，只需将跳线器J23上T4与手动脉冲发生开关的输出端SD相连，按动手动脉冲开关，即可获得实验所需的单脉冲。带进位控制运算器增加进位控制部分，其中高位74LS181（U31）的进位CN4通过门UN4E、UN2C、UN3B进入UN5B的输入端D，其写入脉冲由T4和AR信号控制，T4是脉冲信号，在手动方式下进行实验时，只需将跳线器J23上T4与手动脉冲发生开关的输出端SD相连，按动手动脉冲开关，即可获得测试所需的单脉冲。AR是电平控制信号（低电平有效），可用于实现带进位控制实验。从图中可以看出，AR必须为“0”电平，D型触发器74LS74（UN5B）的时钟端CLK才有脉冲信号输入。才可

6、以将本次运算的进位结果CY锁存到进位锁存器74LS74（UN5B）中。（2）存储器主存储器单元电路主要用于存放实验机的机器指令，它的数据总线挂在外部数据总线EXD0EXD7上；它的地址总线由地址寄存器单元电路中的地址寄存器74LS273（U37）给出，地址值由8个LED灯LAD0LAD7显示，高电平亮，低电平灭；在手动方式下，输入数据由键盘提供，并经一三态门74LS245（U51）连至外部数据总线EXD0EXD7，实验时将外部数据总线EXD0EXD7用8芯排线连到内部数据总线BUSD0BUSD7，分时给出地址和数据。它的读信号直接接地；它的写信号和片选信号由写入方式确定。该存储器中机器指令的读

7、写分手动和自动两种方式。手动方式下 ，写信号由W/R 提供，片选信号由CE提供；自动方式下，写信号由控制CPU的P1.2提供，片选信号由控制CPU的P1.1提供。 由于地址寄存器为8位，故接入6264的地址为A0A7，而高4位A8A12接地，所以其实际使用容量为256字节。6264有四个控制线：CS1 第一片选线、CS2第二片选线、OE读线、WE写线。其功能如表34所示。CS1片选线由CE控制（对应开关CE）、OE读线直接接地、WE写线由W/R控制（对应开关WE）、CS2直接接+5V。（3）部件测试过程中，各部件单元的控制信号是人为模拟产生的，而总体测试将能在微程序控制下自动产生各部件单元控制

8、信号，实现特定指令的功能。这里，测试计算机数据通路的控制将由微程序控制器来完成，CPU从内存中取出一条机器指令到指令执行结束的一个指令周期全部由微指令组成的序列来完成，即一条机器指令对应一个微程序。 为了向主存储器RAM中装入程序或数据，并且检查写入是否正确以及能运行主存储器中的程序，必须设计三个控制操作微程序。 存储器读操作：拨动总清开关后，置控制开关SWB、SWA为“0 0”时，按要求连线后，连续按“启动运行”开关，可对主存储器RAM连续手动读操作。 存储器写操作：拨动总清开关后，置控制开关SWB、SWA为“0 1”时，按要求连线后，再按“启动运行”开关，可对主存储器RAM进行连续手动写入

9、。 运行程序：拨动总清开关后，置控制开关SWB、SWA为“1 1”时，按要求连线后，再按“启动运行”开关，即可转入到第01号“取址”微指令，启动程序运行。 上述三条控制指令用两个开关SWC、SWA的状态来设置，其定义如下：SWBSWA控制台命令001011读内存写内存启动程序(4) 指令寄存器 指令寄存器用来保存当前正在执行的一条指令。当执行一条指令时，先把它从内存取到缓冲寄存器中，然后再传送到指令寄存器。指令划分为操作码和地址码字段，由二进制构成，为了执行任何一条给定的指令，必须对操作码进行测试P(1)，通过节拍脉冲T4的控制以便识别所要求的操作。“指令译码器”根据指令中的操作码进行译码，强

10、置微控器单元的微地址，使下一条微指令指向相应的微程序首地址。 二、总体设计基本整机模型数据框图如图2-1所示，计算机数据通路的控制将由微程序控制器来完成，CPU从内存中取出一条机器指令到指令执行结束的一个指令周期全部由微指令组成的序列来完成，即一条机器指令对应一个微程序。图2-1：模型机的数据通路图 数据的通路从程序计数器PC的地址送到主存的地址寄存器，根据地址寄存器的内容找到相应的存储单元。存储器中的数据是指令时，那么数据是从RAM送到总线，再从总线送到IR中。存储器中的数据是需要加工的数据时，那么数据是从RAM送到总线，再动总线送到通用寄存器中等待加工。数据加工过程中，两个数据是从总线上将

11、数据分别分时压入两个暂存器中，等待运算部件的加工，在数据加工完成以后。运算结果是通过三太门送到总线上。三态门的控制时由微控制器来控制。三、详细设计 3.1运算器的物理结构运算器模块主要由两片74LS181、暂存器两片74LS273等构成。其中74LS181可通过控制器相应的控制指令来进行某种运算，具体由S0、S1、 S2、S3、S4、M来决定。T4是它的工作脉冲，正跳变有效。寄存器堆模块为实验计算机提供了2个8位通用寄存器。它们用来保存操作数及其中间运算结果，它对运算器的运算速度、指令系统的设计等都有密切的关系。 下面是芯片74LS181的控制逻辑引脚的功能表以及逻辑引脚图如表3-1所示：表3

12、-1：74LS181的控制逻辑引脚的功能表 图3-1：74LS181的逻辑引脚图其中各个引脚的功能如下所示：M：算术/逻辑运算选择输入 M=0 算术运算 M=1 逻辑运算Cn：带或不带进位运算选择输入 Cn =0 带进位 Cn =1 不带进位S3S0：函数选择输入，A3A0：4位输入数据，B3B0：4位输入数据F3F0：4位表示运算结果的输出，C n+4：进位输出图3-2：74LS273的引脚图其中，Q0-Q7表示寄存器的8位数据输出，D0D7表示向寄存器中输入8位数据的引脚，CLK是用来进行寄存器的选定操作，当其为高电位时和T4信号一起选定哪个寄存器进行数据输入。8位运算器的结构框图如图3-

13、3所示：图3-3：8位运算器的结构框图在该运算器中，有两片74LS181组成算术和逻辑运算。数据的来源由74LS273寄存器提供，74LS273产生8位数据，分别送入到74LS181运算器中进行相应的运算，而如何进行数据的传送是由LDDR1和LDDR2以及T4信号控制的，当LDDR1和T4都为高电平时，选定相应的寄存器来进行数据输入，同理，LDDR2和T4。然后经过相应的运算之后将产生的结果通过总线送回到寄存器中。整个数据的运送过程有相应的控制信号提供，S0、S1、 S2、S3、S4、M都是通过控制器的相关指令来控制。让其进行某种算数运算和逻辑运算。整个数据和指令都是通过数据总线，控制总线和地

14、址总线来进行传送。3.2存储器系统的组成与说明3.2.1存储器的详细设计图3-4：存储器的结构框图说明：该主存储器采用一级cache-存储器结构。主要用于存放试验机的机器指令。它的数据总线挂在外部数据总线EXD0EXD7上；它的地址总线由地址寄存器单元电路中的地址寄存器74LS273（U37）给出，地址值由8个LED灯LAD0LAD7显示，高电平亮，低电平灭；在手动方式下，输入数据由8位数据开关KD0KD7提供，并经一三态门74LS245（U51）连至外部数据总线EXD0EXD7，实验时将外部数据总线EXD0EXD7用8芯排线连到内部数据总线BUSD0BUSD7，分时给出地址和数据。它的读信号

15、直接接地；它的写信号和片选信号由写入方式确定。该存储器中机器指令的读写分手动和自动两种方式。手动方式下 ，写信号由W/R 提供，片选信号由CE提供；自动方式下，写信号由控制CPU的P1.2提供，片选信号由控制CPU的P1.1提供。由于地址寄存器为8位，故接入6264的地址为A0A7，而高4位A8A12接地，所以其实际使用容量为256字节。6264有四个控制线：CS1 第一片选线、CS2第二片选线、OE读线、WE写线。CS1片选线由CE控制（对应开关CE）、OE读线直接接地、WE写线由W/R控制（对应开关WE）、CS2直接接+5V。图中信号线LDAR 由开关LDAR提供，T3由试验机上时序模块电

16、路TS3提供。3.3指令系统的设计与指令分析机器指令格式的设计3.3.1数据格式 数据格式如表3-2所示：表3-2：数据格式76 5 4 3 2 1 0符 号尾 数3.3.2指令格式模型机设计四大类指令共十条，其中包括算术指令逻辑指令，I/O指令，存算指令，取算指令，转移指令。(1) 算术指令设计7条算术指令并用单字节表示，寻址方式采用寄存器寻址，其格式如表3-3所示：表3-3：算数指令格式7 6 5 43 21 0OP-CODERSDS 其中，OP-CODE为操作码，RS为源寄存器，DS目的寄存器，其规定如下所示：RS或RD选定的寄存器000110R0R1R2 (2) 访存指令及转移指令设计

17、2条访问指令：即存算STA，取算LDA;2条转移指令：即无条件转移指令JMP，有进位跳转指令BZC，指令格式如表3-4所示：表3-4：访问指令及转移指令格式7 6 5 4 3 2 1 00 0 MOP-CODERD D其中,OP-CODE为操作码，RD为源寄存器的地址(LAD,STA指令用)，D 为位移量，M为寻址模式，其定义如下所示：寻址模式M有效地址说 明00011011 E=D E=(D) E=(RI)+D E=(RD)+D直接寻址间接寻址RI变址寻址相对选址 本模型机规定变址RI为寄存器R2。(3) I/O指令输入IN指令和输出指令OUT指令采用单字节指令，其格式如表3-5所示：表3-

18、5：I/O指令格式7 6 5 43 2 1 0OP-CODEaddrRD 其中，addr=01时，选中输入数据开关KD0KD7作为输入设备,addr=10选中2位数码管作为输出设备。3.3.3指令系统本模型机共有13条基本指令，其中算术指令7条，访存指令和程序控制指令4条，输入输出指令2条。表3-6列出了各条指令的格式，汇编符合，指令功能。表3-6指令格式汇编符号指令格式功能CLR rdMOV rs rdADD rs rdSUB rs rd0111 00 rd0110 rs rd1000 rs rd 1001 rs rd0rdrsrdrs+rdrdrd-rsrdXOR rs rdAND rs

19、rdOR rs rd1010 rs rd1o11 rs rd1100 rs rdrs异或rdrdrsrdrdrsrdrdLDA M D rdSTA M D rdJMP M DJMP M D00 M 00 rd00 M 01 rd00 M 10 rd00 M 11 rd(E)rdrd(E)EPC当cy=1时 EPCIN addr rdOUT addr rd0100 01 rd 0101 10 rdaddrrdrdaddr3.4微程序控制器的逻辑结构及功能微程序控制器的结构与微指令的格式密切相关。 微程序控制器的结构框图如图3-5所示。它由控制存储器、微地址寄存器、微命令寄存器和地址转移逻辑几部分

20、组成。微地址寄存器和微命令寄存器两者的总长度即为一条微指令的长度，二者合在一起称为微指令寄存器。图3-5：微程序控制器的结构框图1控制存储器ROM中存放微程序，也就是全部的微指令。ROM的容量取决于微指令的总数。假如控制器需要128条微指令，则微地址寄存器长度为7位。ROM的字长取决于微指令长度。如果微指令为32位，则ROM的字长就是32位。实际应用中ROM可采用EPROM或E2PROM、EAROM，用户写入和修改微程序比较方便。2微命令寄存器微命令寄存器暂存由控制存储器中读出的当前微指令中控制字段与测试判别字段信息，可由8D寄存器组成。3微地址寄存器微地址寄存器暂存由控制存储器读出的当前微指

21、令的下址字段信息。它可由带RD、SD强置端的D触发器组成。其中时钟端和D端配合用做ROM的读出打入，用SD进行下址修改。4地址转移逻辑微指令由ROM读出后直接给出下一条微指令的地址，这个地址就放在微地址寄存器中。当微程序出现分支时通过地址转移逻辑去修改微地址寄存器内容，并按修改好的微地址读出下条微指令。地址转移逻辑是一个组合逻辑电路，其输入是当前微指令的判别测试字段Pi、执行部件反馈的“状态条件”及时间因素T4。5控制时序信号上图中标明了一个基本机器周期中的控制时序信号。例如用上一周期的T4时间按微地址寄存器内容从ROM中读一条微指令，经过一段时间后被读出，用当前周期的T1时间打入到微指令寄存

22、器。T2、T3时间用来控制执行部件进行操作。T4时间修改微地址寄存器内容并读出下一条微指令。微控制器寄存器使用的是两片74LS273和一片74LS175构成它们从微命令存储器中读出并保存，为后续模块提供信息。它是根据节拍信号进行读的。 地址转移部分是由一个74LS245作为6的带强制端的触发器构成寄存器和构成在强制端没有输入时使用的是从微存储器读出下一条地址。如果强制端有输入就是强制端给定的地址。强制端给地址主要是在分支的时候给出。还有三个74LS138够成地址译码部分。分别对应A,B,C字段。微控制器的物理设计微控制器的设计中根据其要求，使用的微控制的微控存使用的是3片2816构成。其中每一

23、片使用的是256个字节并没有全使用。这主要考虑到是整个模型机都使用的都是8位的。三片2816实现的位扩张，构成24长度微指令。因此根据起设计的要求物理设计的逻辑图如图3-6所示: 图3-6 物理设计图3.5微程序的设计与实现3.5.1指令格式微指令长共24位，其控制位顺序如表3-7所示：表3-7：微指令的格式微程序242322212019181716151413控制信号3210MCNWEB1B0 A微程序121110987654321控制信号 B CuA5uA4uA3uA2uA1uA0A字段 B字段 C字段对表3-7解释： S3 S2 S1 S0 M 微运算器74LS181芯片的控制信号，详见

24、表3-7。 微WR信号对RAM和OUT进行写操作，高电平为写有效。 B1,B0: 为对外部设备（RAM, OUTPUT, INPUT）地址进行译码，B0B1=00时， INPUT 选中; B0B1 =01时，RAM（CE）选中；B0B1=10的，OUTPUT选中; B0B1=11时，外部设备不选中。A字段：LDRi：寄存器输入选中，具体选择同指令寄存器（IR）的最低2位（I1，I0）配合，当I1，I0=00时为输入到R0寄存器；I1，I0=01时为R1；I1，I0=10时为R2。 LDDR1：暂存器DR1选中。 LDDR2：暂存器DR2选中。 LDIR：指令寄存器IR选中。 LOAD：总线数据

25、直接装载到PC计数器。 LDAR：地址寄存器AR选。B字段 ：RS-B：为源寄存器输出选中。具体选择同指令寄存器（IR）的3，4位（I3，I2）配合，当I3，I2=00时为输入到R0寄存器；I3，I2=01时为R1；I3，I2=10时为R2。 RD-B：为目的寄存器输出选中。具体选择同指令寄存器（IR）的最低2位（I1，I0）配合，当I1，I0=00时为输入到R0寄存器；I1，I0=01时为R1；I1，I0=10时为R2。 RI-B：为变址寄存器选中。本机定固定为R2 。 299-B：移位寄存器输出选中。 ALU-B：逻辑运算单元结果输出。 PC-B ：PC计数器输出。C字段 ：P（1）：分支

26、判断1，和指令寄存器（IR）的高四位（IR7-IR4）作为测试条件。可分16个分支。 P（2）：分支判断2，和指令寄存器（IR）的三四位（IR3，IR2）作为测试条件，有4个分支。 P（3）：分支判断3，和CY或ZI作为测试条件，有两个分支。 P（4）：分支判断4，和开关SWB，SBA作为测试条件，有4个分支。用于控制台控制区 （读程序，写程序，和运行程序）。 AR：进行算术运算时是否影响进位和判零标志的控制位。 选中时进行带进位运算。 LDPC：为PC计数信号选中。 UA5UA0：为下一步微地址。指令的后续地址的产生方法是:在没有跳转的指令中后六位就是下一条微指令的入口地址。在有跳转的指令根

27、据跳转的条件微控制器根据相应的条件和地址将下地址直接送到为控制器的地址强制端得到下一条指令的地址。 微程序是按顺序在在为控存中存放在系统初始化的是时候指令是从00H地址开始的00H地址中存放的是一条跳转指令直接可以跳转到01H的中存放的就是真正在控制程序功能的指令。机器就根据指令一条的执行。在微控制器的控制下让机器根据指令的来进行有条不紊的工作。为指令的入口地址的形成是根据机器指令的高四位进行判断后得出的。每一条微指令都对应相应的一个地址。地址的编制和每一微指令是一一对应。不存在冲突。3.5.2微程序流程图根据以上的指令设计，得出的微程序流程图如图3-7所示：在微程序流程图中总共涉及到13条机

28、器指令它们分别是： IN OUT STA LDA JMP BZCCLR MOVE ADD SUB XOR ANDOR其中的指令的格式在上面已经介绍。这些机器指令指令都是遵循从 取址 译码 执行 访存 写回 5个步骤。在取址总它们都有相同的的操作如图中标号 01H 的作用是从地址指针寄存器中得到指令地址根据指令地址得出取出指令。这个取址过程是所用的指令的需要执行的公操作。图中在执行完公操作后又给“P(1)”的功能就是译码。这里的译码工作是使用微控制器的外围电路中分支的方式。得到下一条微指令的地址。指令中的STA、 LDA JMP BZC 是四条双字长的指令。他们有四种寻址方式分别是直接、间接、变

29、址、相对。指令在操作地址的时候都是先得到地址然才能操作。在这里设计的过程使用的也是同样的思想。在指令译码的过程中对这四条指令使用的方式不是直接判断应该执行什么指令，而是先判断应该使用怎样的寻址方式先找到应该操作的主存地址再进行操作。间接寻址的方式的STA指令如下：第一步：(01H)从地址指针(PC)中得到地址,送到地址寄存器（AR）中，PC自动加一。第二步：(02H)主存（RAM）中读出东西送到总线上，送到指令寄存器（IR）中。第三步：(10H)将（IR）中的内容进行译码。判断下一条指令的地址。第四步：（12H）由于是STA指令是一条双子长指令。所以在此再次执行第一步即可。第五步：（06H）将

30、主存中的数据写到DR1中。第六步：(07H) 将R2中的内容送到DR2中。 第七步：（08H）将DR1与DR2中的数据相加后送到AR中，是STA指令操作地址。并进行判断执行的是哪种地址。 第八步：（20H）将相应的寄存器中的内容送到RAM中。第九步：回到原操作。3.5.3微指令微指令的格式表3-8所示：表3-8： 微指令格式24 23 22 21 20 19 18 17 16 15 14 1312 11 109 8 76 5 4 3 2 1 微地址S3 S2 S1 S0 M CN WE B1 B0 ABCuA5 Ua0 0100000101111011011000001002000001001100000001010000100000010111101101100000111100000101