智力抢答电路课程设计.docx

1、智力抢答电路课程设计课程设计任务书学生姓名： 专业班级： 指导教师： 工作单位： 信息工程学院 题 目：8 智力抢答器初始条件： 具备数字电子电路的理论知识；具备数字电路基本电路的设计能力；具备数字电路的基本调试手段；自选相关电子器件；可以使用实验室仪器调试。要求完成的主要任务：（包括课程设计工作量及其技术要求，以及说明书撰写等具体要求）1、3位LED显示，第一位为选手号，后两位时间数字显示；2、4位选手抢答；抢中时显示对应选手号（1,2,3,4），时间预置为30秒；3、设置裁判按键，开始答题，时间开始倒计数，计数为零时，输出1KHz振铃到蜂鸣器；设置置位信号，选手为0，时间30秒，设置1秒时

2、钟发生器。4、安装调试并完成符合学校要求的设计说明书；5、设计电源；6、焊接：采用实验板完成，不得使用面包板。时间安排：第十九周一周，其中3天硬件设计，2天硬件调试指导教师签名： 系主任（或责任教师）签名： 年 月 日摘要3Abstract4第一章 概论 51.1 设计目的 51.2 设计内容 51.3 设计要求 5第二章 方案分析 6第三章 单元电路设计 83.1 1KHz脉冲电路和分频器产生1Hz电路83.2 抢答电路93.3 30秒倒计时电路和报警电路 103.4 总体电路图11第四章 仿真 12第五章 实物制作 16第六章 检测数据及分析 18第七章 推广价值和前景展望 19第八章 总

3、结 20第九章 参考文献 21第十章 本科生课程设计评分表 22摘要本文设计可供四人抢答的抢答器电路并对其进行仿真。首先本文提出了一种控制以及计时电路的方案，并对其进行了论证。设计方案先利用74LS175组成的抢答电路实施抢答电路的运行，然后利用555集成电路构成秒脉冲发生器；然后用其产生的矩形波触发倒计时计数器；运用输出的进位电压控制计时器的停止，并发生警报。然后用Multisim9对电路进行仿真和整体的性能指标测试。经过测验，得到了比较符合要求的仿真结果。关键字：74LS174；七段显示译码器74LS48；555集成电路；递减计数器；AbstractRespondercircuit des

4、igned in this papercan be used forfourresponderand its simulation.This paper proposes ascheme ofcontrolandtiming circuit,and has carried on thedemonstration. Answer circuitdesignusing 74LS175componentimplementation answer circuitoperation,then the use of555integrated circuit. Thesecond pulse generat

5、or;and then use therectangularwavetriggeredthecountdown counter;Key words:74LS175,74LS190,555第一章 概论1.1 设计目的1设置一个系统清除和抢答控制开关S，该开关由主持人控制；2抢答器具有锁存与显示功能；3抢答器具有定时抢答功能，定时时间为60秒，当主持人启动开始键后，定时器进行减计时； 4如果定时时间已到，无人抢答，本次抢答无效，系统报警并禁止抢答，定时显示器上显示00。1.2 设计内容1.了解各个数字芯片的基本工作原理。2.完成各个单元电路的分析与计算，并对元器件进行选型。3.绘制电路图。4.组装

6、，调试设计电路。5.进行实物检查，设计答辩并完成设计报告。1.3 设计要求1.设计一个抢答器，具有锁定功能2.设计一个1000Hz的CP信号和用分频器产生1Hz的时钟信号。3.设计一个30秒倒计时电路。4.设计一个报警电路。第二章 方案分析与论证设计的方案有以下两种：方案一：用CD4511 、CD4068各一个电阻，开关，三级管和二级管若干及七段显示器构成抢答电路。本电路的控制方法是利用开关进行输入编码当按键第一次就接下时，输出由1111110变为所接下的键值的BCD编码经4068 8输入与门和一个三级管控制后输出CD4511第五脚使其从底电平变为高电平，从而锁住CD4511，实现抢答功能。计

7、数器利用两个CD40110和CD4011组合成60秒的加法计数器。此电路原理简单，制作方便，但显示不为倒计时，观看比较不方便。方案二：抢答电路由74LS175，4输入与门74LS21，开关若干及七段显示器等组成。本电路的控制方法是利用开关进行高低电位的输入，当四个开关有一个有优先按下时，74LS175的输出端输出的低电位通过4输入与门与高频信号进入2输入与门从而使CP端锁存成无效。倒计时电路由74LS190, 七段显示器，及555定时电路组成。此电路的设计虽然较复杂，但是能很好实现所要求的功能。 通过比较二个方案的特点，本电路采用方案二！智力竞赛抢答器的设计方框图如图1所示。包括抢答器电路，1

8、000Hz脉冲发生器电路、计数器电路、译码与显示电路、报警电路和1000Hz分频1Hz电路等六个部分组成。计时电路递减计时，每隔1秒钟，计时器减1。其中抢答器，计数器和控制电路是系统的主要部分。抢答器电路完成抢答功能，计数器完成30秒计时功能，而控制电路完成计数器的直接清零、启动计数器、暂停/连续计数、译码显示电路的显示功能。当计时器递减计时到零（既定时时间到）时，显示器上显示00，同时警报喇叭响起。 图1 智力竞赛抢答器电路原理框图设计思路：利用74LS175的CP端实现抢答电路的信号的优先输入，通过或门和显示译码器把优先抢答的选手号码显示出来；由分频器发出的秒脉冲信号经过递减计数器，译码器

9、，再由数码管显示出来，中间包括控制电路。最后倒计时结束后报警电路工作。第三章 单元电路设计3.1 1KHz脉冲电路发生器和分频器产生1Hz电路图2利用190的十进制进位进行分频，3个190构成了千分频电路，可以将555产生的1000Hz的脉冲信号分频为1Hz的时钟信号，进行倒计时电路。3.2 抢答电路图374LS190的CR端具有控制的作用，输入高电平时芯片工作，输入低电平不工作。CP端输入脉冲信号，每个下降沿都会触发一次转变。Q1Q2Q3Q4四个输出接到4输入的与门，当没有抢答时，4输入与门输出高电平，不影响脉冲信号。当有一个人抢答时，其中的一个Q就输出低电平，从而影响CP端使芯片不会转变，

10、从而起到锁存作用。3.3 30秒倒计时电路和报警电路图4应用74LS190，先在ABCD输入信号，设置初始值30，然后在U/D端输入高电平，将芯片设置为30减法计数。然后当倒计时到00的时候利用或门控制时钟端的输入，从而是倒计时停止。并且同时利用或非门控制报警电路的工作。3.4 总体电路图图5第四章 仿真4.1 1KHz脉冲信号如图6所示图64.2 1Hz时钟信号如图7所示图74.3 抢答LED显示如图8所示图84.4 倒计时LED显示如图9所示图9第五章 实物制作第六章 检测数据及分析在制作过程中遇到了一个问题就是抢答者控制的开关原来是接Vcc和断路两种状态，但是在最后测试的时候，发现开关断

11、路的时候并不是输入的低电平，而是有一个1.25V的电压，而芯片却默认是输入了高电平，导致最后的结果不正确。解决的方法是将断路换成接地。即利用单刀双掷开关，一边接地，一边接Vcc，这样就解决了不抢答时输入高电平的问题。另一个问题就是在倒计时结束的时候我发现抢答器任然可以工作，原因是CP端接受的反馈只有抢答者的反馈，没有倒计时结束的反馈。通过加入一个2输入的与门从而使倒计时的反馈加入到CP端，就能实现倒计时结束时175芯片锁存的功能。第七章 推广价值和前景展望本电路采用的都是简单且常见的元器件，市面上比较容易买的到，性能基本符合技术要求。而且产品的原理和材料基本上和我们设计的相似，从此也可以验证，

12、我们的设计还是有一定的合理性。 电路总体来说比较复杂，接的线路较多，但是原理简单，当然若做成产品，还是有些不足之处需要改进。第八章 总结在此次设计中，我将课本理论知识与实际应用联系起来，按照书本上的知识和老师讲授的方法，首先分析研究此次电路设计任务和要求，建立初步的设计思想，选择合适的器件，然后按照分析的结果进行实际连接操作，进行电路仿真检测和校正，再进一步完善电路。在其中遇到一些不解和疑惑的位置，还有一些出现的未知问题，先自己查找资料或者上网寻找信息、和同学之间也认真分析讨论，然后对讨论出的结果进行实际检测校正。通过此次电路设计，我加深了对课本知识的认识理解以及应用，对一些器件的具体应用思想也有深刻的理解，以及对电路设计方法和实际电路连接实现特定功能也有了一定的认识。我相信在今后的相关的实际应用中我会充分的利用我这次电路设计过程中所学到的知识和经验。第九章 参考书1刘可文 数字电子电路和逻辑设计 科学出版社 2007年2康华光电子技术基础（数字部分） 高等教育出版社 2000年3任为民数字电子电路学习和实验指导 广播电视大学出版社 1992年4于卫现代数字电路与系统综合实训教程北京邮电大学出版社 2010年5Tomas L.Floyd 数字基础 英文影印