10应用电子技术实验指导材料学生版.docx

1、10应用电子技术实验指导材料学生版10电子1、2班应用电子技术实验指导材料实验一: 二极管的识别与检测 请参考教材P5P7实验二：二极管整流电路的组装与调试 请参考教材P13P15实验三：三极管的识别与检测 请参考教材P35实验四：单管共射分压偏置放大器的调试（请参考P51-P55）一、实验目的1、 学会放大器静态工作点的调试方法，分析静态工作点对放大器性能的影响。2、 掌握放大器电压放大倍数、输入电阻、输出电阻及最大不失真输出电压的测试方法。 3、 熟悉常用电子仪器及模拟电路实验设备的使用。二、实验原理图21为电阻分压式工作点稳定单管放大器实验电路图。它的偏置电路采用RB1和RB2组成的分压

2、电路，并在发射极中接有电阻RE1和RF1，以稳定放大器的静态工作点。当在放大器的输入端加入输入信号ui后，在放大器的输出端便可得到一个与ui相位相反，幅值被放大了的输出信号u0，从而实现了电压放大。图41 共射极单管放大器实验电路在图21电路中，当流过偏置电阻RB1和RB2 的电流远大于晶体管T 的 基极电流IB时（一般510倍），则它的静态工作点可用下式估算 , , UCEUCCIC（RCRE1+RF1）电压放大倍数 输入电阻RiRB1 / RB2 / rbe ，输出电阻 RORC (式2-1)、静态工作点的调试 放大器静态工作点的调试是指对管子集电极电流IC（或UCE）的调整与测试。静态工

3、作点是否合适，对放大器的性能和输出波形都有很大影响。如工作点偏高，放大器在加入交流信号以后易产生饱和失真，此时uO的负半周将被削底，如图22(a)所示；如工作点偏低则易产生截止失真，即uO的正半周被缩顶（一般截止失真不如饱和失真明显），如图22(b)所示。这些情况都不符合不失真放大的要求。所以在选定工作点以后还必须进行动态调试，即在放大器的输入端加入一定的输入电压ui，检查输出电压uO的大小和波形是否满足要求。如不满足，则应调节静态工作点的位置。 (a) (b)图22 静态工作点对uO波形失真的影响2、输入电阻Ri的测量为了测量放大器的输入电阻，按图2 电路在被测放大器的输入端与信号源之间串入

4、一已知电阻R，在放大器正常工作的情况下， 用交流毫伏表测出US和Ui，则根据输入电阻的定义可得(式2-2)图2 输入、输出电阻测量电路、输出电阻R0的测量按图2-电路，在放大器正常工作条件下，测出输出端不接负载 RL的输出电压UO和接入负载后的输出电压UL，根据 即可求出 (式 2-3)四、实验内容实验电路如图21所示。为防止干扰，各仪器的公共端必须连在一起，同时信号源、交流毫伏表和示波器的引线应采用专用电缆线或屏蔽线，如使用屏蔽线，则屏蔽线的外包金属网应接在公共接地端上。K1闭合,K2断开。1、 静态工作点的调整和测量 接通直流电源VCC前，先将RW1调至最大， 函数信号发生器输出旋钮旋至零

5、。令Us=0 (即不接信号发生器，将放大器输入端与地短路)，接通VCC（Vcc=12V），调节RW1，使VC =7V(集电极对地电位)左右，用万用电表直流电压挡测量VB和VE (对地电位)，并测得UBE和UCE，记入表2-1 中。表静态工作点数据表VBVEVC UBEUCE计算出 三极管的为5060，估算出rbe 值。2、放大器动态指标测试1)测量电压放大倍数、输入电阻及输出电阻 保持静态工作点的RW1不变，将信号发生器接到Us两端，调节信号发生器使输出正弦波的f=1kHz，Us =20mV，测量Ui以及电路空载输出电压Uo1和负载输出电压Uo2，并计算电压放大倍数，均填入表2-2 中。再根据

6、式2-2和式2-3，分别测量计算出输入电阻Ri和输出电阻Ro，以及用双踪示波器观察Uo2和Ui的相位关系，记入表2中。表2-2共射极放大器数据表测量值计算值Us(mV)Ui(mV)Uo1(RL=)Uo2(RL=2.4K)AU1AU2AUS1AUS2表2-3 共射极放大器数据表2计算值观察记录一组uO和u1波形Ri（K）Ro（K） ）观察静态工作点对输出波形的影响 加大输入信号，使信号发生器输出=1kHz，Us =0.7V，用示波器观察输出波形。顺时针调节RW1，使输出电压波形失真，测量此时的UCE值，记录失真波形于表 2-中。然后保持输入信号不变，反时针调节RW1，使输出波形出现失真，记录输出

7、电压的波形和此时的UCE值值(注：每次测UCE值时都要断开信号发生器的输入)。并请分析这两种情况下各出现了什么失真？表失真记录RW1UCE（V）输出电压波形（带负载）失真类型顺时针逆时针3）最大不失真输出电压Uopp的测量(最大动态范围) 为了得到最大动态范围，应将静态工作点调在交流负载线的中点。为此在放大器正常工作情况下，逐步增大输入信号的幅度，并同时调节RW1（改变静态工作点），用示波器观察uO，当输出波形同时出现削底和缩顶现象（如图25）时，说明静态工作点已调在交流负载线的中点。然后反复调整输入信号，使波形输出幅度最大，且无明显失真时，用交流毫伏表测出UO（有效值），则动态范围等于。或用

8、示波器直接读出UOPP来。图 24 静态工作点正常，输入信号太大引起的失真4）测量幅频特性曲线取f=1kHz，Ui =20mV, 保持输入信号的幅度不变，改变信号源频率f，逐点测出相应的输出电压UO(带负载)，记入表25。 表幅频特性曲线 fl fo fn f（KHz）UO（V）AVUO/Ui实验五：音乐芯片电子生日歌与白炽灯调光电路制作一、实验目的 1、 熟悉二极管、三极管的应用2、 学会动手制作简单电路二、电子生日歌电路制作 图41是电子生日歌的电路原理图。它由储存好生日歌的芯片TS-088BD、晶体管、扬声器、按钮开关和3V电源组成。按动一下按钮，就播放一首生日歌，按钮一直接通，可连续播

9、放。 图41 电子生日歌的电路实验六 小功率集成功放LM386的应用一、实验目的1、熟悉集成功放的应用2、学会驻极体话筒极性的测试及其应用二、用LM386组成OTL应用电路4脚接“地”，6脚接电源（69V）。2脚接地，信号从同相输入端3脚输入，5脚通过220F电容向扬声器RL提供信号功率。7脚接20F去耦电容。1、8脚之间接10F电容和20k电位器，用来调节增益。两脚的驻极体话筒，后部有两个焊点，其中一个与外壳相连，这个焊点接电源的负极，另外一个焊点则是正电源和音频信号输出端，需用电阻、电容分离。具体连接方法：从焊点接一只电阻接正电源，阻值视电源电压而定，一般2k以上，再从焊点接一只10微法电

10、容输出音频信号。实验七：集成运放的指标测试及其应用 请参见教材P98P104实验八：集成门电路的逻辑功能测试一、 实验目的1、 掌握集成门电路的逻辑功能及其表示方法。2、 认识各种集成门电路及掌握空余端处理方法。二、实验集成门电路及引脚排列图 图81（a） 四2输入与非门74LS00引脚图 (输入Ai、Bi，输出Fi)备注：四2输入与门74LS08与四2输入异或门74LS86引脚图类似于图101（a）。 图81（b） 四2输入或非门74LS02引脚图三、实验方法测试门电路逻辑功能的两种方法：1、静态测试法： 给集成门电路输入端加固定高、低电平，用示波器，万用电表或发光二极管测出门电路的输出响应

11、。2、动态测试法： 给集成门电路输入端加一串脉冲信号，用示波器观察输入波形与输出波形的同步关系。四、实验内容、集成门电路的功能静态测试（1）从与门74LS08中选择一个门，将该门输入端分别接逻辑开关（0/1开关），对应的输出端接发光二极管（LED0/1指示器）。接通该门电源，拌动0/1开关，给该门输入不同的逻辑电平组合，观察LED0/1指示器显示状态，LED亮为高电平（逻辑1），LED熄灭为低电平（逻辑0），并将输出状态填入表91中。（2）从与非门74LS00中选择一个门，测试方法与（1）相同；从或非门74LS02中选择一个门，测试方法与（1）相同；从异或门74LS86中选择一个门，测试方法与

12、（1）相同。 表81 74LS08（与门）74LS00(与非门)74LS02（或非门）74LS86(异或门)输入A B输出F输出F输出F输出F1 01 12 01 1逻辑表达式逻辑功能 、集成门电路的功能静态测试（1） 从与门74LS08中任一输入端输入单极性方波信号，如图42所示（方波信号可从数字逻辑实验系统中获得，方波信号频率以能稳定观察波形为准），其它输入均接高电平（0/1打在1位置），用示波器观察输入方波电压与输出方波电压的波形，比较两波形的相位关系，将结果记录到表102中。再将接输入端的0/1开关其中之一打在0位置，用示波器观察此时的输入电压和输出电压的波形，将结果记录到表92中。

13、图82（2）从与非门74LS00中选择一个门，测试方法与（1）相同；从或非门74LS02中选择一个门，测试方法与（1）相同；从异或门74LS86中选择一个门，测试方法与（1）相同。3、 集成门电路多余输入端的处理（1） 与非门74LS00的B端仍接逻辑开关，使A端分别接地、接电源VCC、悬空、与B端并接，改变输入状态的高、低电平，观察输出端的状态，并将输出状态填入表43中。（2） 或非门74LS02的B端仍接逻辑开关，使A端分别接地、接电源VCC、悬空、与B端并接，改变输入状态的高、低电平，观察输出端的状态，并将输出状态填入表93中。表8274LS08（与门）74LS00(与非门)74LS02

14、（或非门）74LS86(异或门)输入A（波形图） B输出F（波形图）输出F（波形图）输出F（波形图）输出F（波形图） 1 0 表83输入输出AB74LS00 F174LS02 F1接地01接电源01悬空01A、B并接01总结实验九：四人表决器逻辑电路设计与制作 请参考教材P165P167实验十：制作一个编码器请参考教材P175P178实验十一：设计一个二十进制BCD代码的译码器并验证请参考教材P180P183实验十二：加法器的设计与测试请参考教材P192P194实验十三：用TTL与非门设计一个三人表决器设备及器件：自制数字实验平台，直流稳压电源，万用表，74LS00,74LS10（一）设计：

15、1、任务分析：设有A、B、C三人，同意用1表示，反对用0表示；表决结果为F， 决议通过用1表示，不通过用0表示。 2、根据任务要求，不难列出真值表：ABCF000000100100011110001011110111113、根据真值表画卡诺图C AB0001111000010101114、根据卡诺图，圈1，得函数表达式：F=AB+AC+BC 由于题目要求用TTL与非门完成，所以需将表达式转化成：5、根据函数表达式，画逻辑电路图，如图111 图111 三人表决器逻辑电路（二）实验：1、搭建电路；在面包板上插上芯片，并连线。选择自制数字实验平台上的逻辑电平开关组（拨码开关）任意3个为A、B、C；

16、选择自制数字实验平台上的逻辑电平指示（LED）任意1个为F；2、用直流稳压电源提供+5V电压（用万用表测），接入电路（注意地线也要接哟）；3、拨动开关，观察LED，分析实测数据即可知道设计以及电路连接是否正确了。4、记录数据（记录在实验报告上）。（三）自己设计完成：用“与非门”设计一个表决电路。当四个输入端中有3个或4个“1”时，输出为“1”。实验十四：测试集成触发器 请参考教材P214P216实验十五：555定时器的应用（光控电子鸟的制作）一、实验目的 1、 熟悉555定时器的组成和功能2、 熟悉555定时器组成多谐振荡器的典型应用二、光控电子鸟的制作与调试 光控电子鸟是一个有趣的电子小玩具

17、，利用照射在它上面的光线强弱变化而发出忽高忽地、音调多变的鸟叫声。电子鸟电路如下图，NE555时基电路和电阻R1、光敏电阻RG及电容器C1组成典型的无稳态振荡电路（也称多谐振荡器）。接通电源后电路即起振，555的第3脚会交替出现高电平和低电平，推动喇叭发声，其音调将随振荡频率的变化而变化。电路的振荡频率f=1.44/(R1+2RG)C1。 使用时，让光敏电阻RG置于灯光的照射下，然后用手指在RG上方上下左右晃动，以改变投射到RG上的光强，只要手指控制得好，喇叭就能模拟发出忽高忽低、非常逼真的多种鸟叫声。 图101 光控电子鸟电路图实验十二：集成计数器及其应用一 、实验目的1、 了解测试计数器功

18、能的方法。2、 掌握集成计数器构成N进制的计数器的连接方法。3、 学习了解中规模集成计数器的计数分频功能。二、实验原理1、集成计数器74LS161 本实验所用集成芯片为异步清零同步预置四位二进制递增计数器74LS161，集成芯片的各功能端如图121所示，其功能请参见教材。图1212、任意进制计数器（模长M16）用集成计数器实现M进制计数有两种方法，反馈清零法和反馈预置法。图12-2（a）为反馈清零法连接，图12-2（b）为反馈预置零法连接。 （ a ） （ b ） 图12-2 实现M进制计数图（M16） 3、集成计数器扩展应用（模长M16）当计数模长M大于16时，可用两片以上集成计数器级联触发

19、器来实现。集成计数器可同步连接，也可以异步连接成多位计数器，然后采用反馈清零法或反馈预置法实现给定模长M计数。图12-3所示为同步连接反馈清零法实现模长大于16计数电路原理图。 图33图123 实现M进制计数图（M16）四、实验内容1、计数器功能测试： 图12-4 计数器功能测试图按图124连接电路。a）使0/1开关全部为“1”按动单脉冲开关，观察LED显示状态，并作记录到表61。b）在输出状态非全“1”情况下，端所接0/1开关变为“0”， 观察LED显示状态，按动单脉冲开关后，再观察LED显示状态。改变预置数再观察按动单脉冲开关前后LED显示状态，并作记录到表121。c）将端所接0/1开关变

20、为“0”， 观察LED显示状态，并作记录到表61。d）使0/1开关全部为“1”，使能端（ET、EP）接低电平，按动单脉冲开关观察能否实现计数，并作记录到表121。2、分别按图12-2（a）和（b）连接电路，CP接单脉冲开关，观察计数状态的变化过程，并记录该状态循环,并作记录到表122。3、用74LS161构成N进制计数器 四位二进制加法计数器74LS161按图122（b）要求连线。CP端接秒脉冲，并把输出Q3 Q2 Q1 Q0依次接逻辑电平显示，观察在CP作用下，输出Q的状态变化。画出状态图，说明电路是几进制计数器。表121 D3 D2 D1 D0CO Q3 Q2 Q1 Q0 使能端（ET、EP）接高电平1 1 1 1 1 11 0 1 1 0 使能端（ET、EP）接低电平1 1 1 1 1 1备注：表中“”表示可以是“0”逻辑，也可以是“1”逻辑。表122按图122（a）连接电路Q3 Q2 Q1 Q0 结论：按图122（b）连接电路Q3 Q2 Q1 Q0结论：