数字频率计设计.docx

1、数字频率计设计 CQWU/JL/JWB/ZY084-02学年论文（课程论文、课程设计）题 目： 数字频率计设计 学号姓名： 200608054029 彭建华 所在系别： 电子电气工程学院 专业年级： 电子信息科学与技术 2006级 指导教师： 谭 菊 职 称： 讲 师 2009年 12 月 23日摘 要-31引言-32. 单元电路设计-72.1时基电路设计-72.2闸门电路设计-92.3控制电路设计-102.4整形电路设计-122.5整体电路图-142.6整机元件清单-163. 设计小结-163.1 系统调试情况-163.2心得体会-16参考文献-17致 谢-17 摘 要本次课程设是针对简易频

2、率计的设计，在设计过程中，所有电路仿真都是基于multisim仿真软件，另外Protues也行。本课程设计介绍了简易频率计的设计方案及其基本原理，并着重介绍了频率计各单元电路的设计思路，原理及仿真，整体电路的的工作原理，控制器件的工作情况。整个设计配以仿真电路图和波形图加以辅助说明。设计共有三大组成部分：一是原理电路的设计，本部分详细讲解了电路的理论实现，是关键部分；二是仿真结果及分析，这部分是为了分析电路是否按理论那样正常工作，便于理解。三是性能测试，这部分用于测试设计是否符合任务要求。最后是对本次课程设计的总结。关键字：频率计、时基电路、逻辑控制、分频、计数、逻辑显示1.引言信号的频率就是

3、信号在单位时间内所产生的脉冲个数，其表达式为f=N/T，其中f为被测信号的频率，N为技术其所累计的脉冲个数，T为产生N个脉冲所需的时间。技术其所记录的结果，就是被测信号的频率。如在1s内记录1000个脉冲，则被测信号的频率为1000HZ。测量频率的基本方法有两种：计数法和计时法，或称测频法和测周期法。计数法是将被测信号通过一个定时闸门加到计数器进行计数的方法，如果闸门打开的时间为T，计数器得到的计数值为N1，则被测频率为f=N1/T。改变时间T，则可改变测量频率范围。如图1-1所示。 设在T期间，计数器的精确计数值应为N,根据计数器的计数特性可知，N1的绝对误差是N1=N+1,N1的相对误差为

4、N1=(N1-N)/N=1/N。由N1的相对误差可知，N的数值愈大，相对误差愈小，成反比关系。因此，在f以确定的条件下，为减少N的相对误差，可通过增大T的方法来降低测量误差。当T为某确定值时（通常取1s），则有f1=N1,而f=N，故有f1的相对误差：f1=(f1-f)/f=1/f 从上式可知f1的相对误差与f成反比关系，即信号频率越高，误差越小；而信号频率越低，则测量误差越大。因此测频法适合用于对高频信号的测量，频率越高，测量精度也越高。计时法又称为测周期法，测周期法使用被测信号来控制闸门的开闭，而将标准时基脉冲通过闸门加到计数器，闸门在外信号的一个周期内打开，这样计数器得到的计数值就是标准

5、时基脉冲外信号的周期值，然后求周期值的倒数，就得到所测频率值。首先把被测信号通过二分频，获得一个高电平时间是一个信号周期T的方波信号；然后用一个一直周期T1的高频方波信号作为计数脉冲，在一个信号周期T的时间内对T1信号进行计数，如图1-2所示。图2-2计时法测量原理图1-2计时法测量原理若在T时间内的计数值为N2,则有：T2=N2*T1 f2=1/T2=1/(N2*T1)=f1/N2 N2的绝对误差为N2=N+1。N2的相对误差为N2=(N2-N)/N=1/NT2的相对误差为T2=(T2-T)/T=(N2*T1-T)/T=f/f1从T2的相对误差可以看出，周期测量的误差与信号频率成正比，而与高

6、频标准计数信号的频率成反比。当f1为常数时，被测信号频率越低，误差越小，测量精度也就越高。 根据本设计要求的性能与技术指标，首先需要确定能满足这些指标的频率测量方法。有上述频率测量原理与方法的讨论可知，计时法适合于对低频信号的测量，而计数法则适合于对较高频信号的测量。但由于用计时法所获得的信号周期数据，还需要求倒数运算才能得到信号频率，而求倒数运算用中小规模数字集成电路较难实现，因此，计时法不适合本实验要求。测频法的测量误差与信号频率成反比，信号频率越低，测量误差就越大，信号频率越高，其误差就越小。但用测频法所获得的测量数据，在闸门时间为一秒时，不需要进行任何换算，计数器所计数据就是信号频率。

7、因此，本实验所用的频率测量方法是测频法。 二、整体方框图及原理 由测频法构成的数字频率计的原理框图如图1-3所示图1-3数字频率计原理图输入电路：由于输入的信号可以是正弦波，三角波。而后面的闸门或计数电路要求被测信号为矩形波，所以需要设计一个整形电路则在测量的时候，首先通过整形电路将正弦波或者三角波转化成矩形波。在整形之前由于不清楚被测信号的强弱的情况。所以在通过整形之前通过放大衰减处理。当输入信号电压幅度较大时，通过输入衰减电路将电压幅度降低。当输入信号电压幅度较小时，前级输入衰减为零时若不能驱动后面的整形电路，则调节输入放大的增益，时被测信号得以放大。频率测量：被测信号经整形后变为脉冲信号

8、（矩形波或者方波），送入闸门电路，等待时基信号的到来。时基信号有555定时器构成一个较稳定的多谐振荡器，经整形分频后，产生一个标准的时基信号，作为闸门开通的基准时间。被测信号通过闸门，作为计数器的时钟信号，计数器即开始记录时钟的个数，这样就达到了测量频率的目的。 时基电路：时基信号由555定时器、RC组容件构成多谐振荡器，其两个暂态时间分别为 T1=0.7（Ra+Rb）C T2=0.7RbC重复周期为 T=T1+T2 。由于被测信号范围为100Hz100kHz，如果只采用一种闸门脉冲信号，则只能是10s脉冲宽度的闸门信号，若被测信号为较高频率，计数电路的位数要很多，而且测量时间过长会带来不便，

9、所以可将频率范围设为几档： 1Hz999Hz档采用1s闸门脉宽；0.01kHz9.99kHz档采用0.1s闸门脉宽；0.1kHz99.9kHz档采用0.01s闸门脉宽,1kHz100kHz。多谐振荡器经二级10分频电路后，可提取因档位变化所需的闸门时间1s、0.1s、0.01s、1ms。闸门时间要求非常准确，它直接影响到测量精度，在要求高精度、高稳定度的场合，通常用晶体振荡器作为标准时基信号。在实验中我们采用的就是前一种方案。为使产生的脉冲波的占空比为50%，在电路中引进二极管来将充放电回路分开，具体说明放到单元电路得分析中。 计数显示电路：在闸门电路导通的情况下，开始计数被测信号中有多少个上

10、升沿。在计数的时候数码管不显示数字。当计数完成后，此时要使数码管显示计数完成后的数字。控制电路：控制电路里面要产生计数清零信号和锁存控制信号。控制电路工作波形的示意图如图1-4. 2.单元电路设计2.1、时基电路设计它由两部分组成: 图2-1 脉冲产生电路 图2-2 分频电路如图2-1所示，为555定时器组成的振荡器(即脉冲产生电路),要求其产生100kHz的脉冲.振荡器的频率计算公式为:f=1.43/(R1+2*R2)*C),因此,我们可以计算出各个参数通过计算确定了R5取71.5欧姆,R6取71.5欧姆,电容取10nF.这样我们得到了比较稳定的脉冲。在管脚2和7之间加了两个反方向的二极管，

11、这样就将原来由R5、R6、C6构成的充电回路和由R6、C6构成的放电回路的重合部分分开，得到由R5、D2构成的充电回路和由R6、C1构成的放电回路，当R5、R6的取值在符合周期要求的前提下，取相等的值，由占空比=充电时间/周期可得到占空比为50%的脉冲波形。图2-2为分频电路,主要由74LS90组成（74LS90的管脚图，功能表及波形图详见附录），因为振荡器产生的是100KHz的脉冲,也就是其周期是0.00001s,而时基信号要求为0.001、0.01s、0.1s和1s。4518为双BCD加计数器，由两个相同的同步4级计数器构成，计数器级为D型触发器，具有内部可交换CP和EN线，用于在时钟上升

12、沿或下降沿加计数，在单个运算中，EN输入保持高电平，且在CP上升沿进位，CR线为高电平时清零。计数器在脉动模式可级联，通过将Q连接至下一计数器的EN输入端可实现级联，同时后者的CP输入保持低电平。 如图2-3所示，555产生的1kHz的信号经过三次分频后得到3个频率分别为100Hz、10Hz和1Hz的方波。图2-3 1kHz的方波分频后波形图2.2、闸门电路设计 如图3-3所示，通过74151数据选择器来选择所要的10分频、100分频和1000分频。74151的CBA接拨盘开关来对选频进行控制。当CBA输入001时74151输出的方波的频率是1Hz；当CBA输入010时74151输出的方波的频

13、率是10Hz；当CBA输入011时74151输出的方波的频率是100Hz；这里我们以输出100Hz的信号为例。分析其通过7474后出现的波形图（7474的管脚图、功能表和波形图详见附录）。7474是5位计数器，具有10个译码输出端，CP，CR，INH输入端，时钟输入端的施密特触发器具有脉冲整形功能，对输入时钟脉冲上升和下降时间无限制，INH为低电平时，计数器清零。100Hz的方波作为4017的CP端，如图3-3，信号通过4017后，从Q1输出的信号高电平的脉宽刚好为100Hz信号的一个周期，相当于将原信号二分频。也就是Q1的输出信号高电平持续的时间为10ms，那么这个信号可以用来导通闸门和关闭

14、闸门。图3-3闸门电路图23、控制电路设计通过分析知道控制电路这部分是本实验的最为关键和难搞的模块。其中控制模块里面又有几个小的模块，通过控制选择所要测量的东西。比如频率，周期，脉宽。同时控制电路还要产生74Ls90的清零信号，74Ls374的锁存信号。 图3-4 控制电路、计数电路和译码显示电路图控制电路、计数电路和译码显示电路详细的电路如上图所示。当74151的CBA接001、010、011的时候电路实现的是测量被测信号频率的功能。图3-5是测试被测信号频率时的计数器CP信号波形、CLK0端输入波形、R0段清零信号波形、74LS374锁存端波形图。其中第一个波形是被测信号的波形图、第二个是

15、CLK0端输入信号的波形图、第三个是计数器的清零信号。第四个是锁存信号。CLK0是高电平的时候计数器开始工作。R0为低电平的时候，计数器清零。根据图得知在计数之前对计数器进行了清零。根据74374（74374的管脚图和功能表详见附录）的功能表可以知道，当锁存信号为高电平的时候，74374不送数。如果不让74374锁存的话，那么计数器输出的信号一直往数码管里送。由于在计数，那么数码管上面一直显示数字，由于频率大，那么会发现数字一直在闪动。那么通过锁存信号可以实现计数的时候让数码管不显示，计完数后，让数码管显示计数器计到的数字的功能。根据图可以看到，当CLK0到达下降沿的时候，此时74374的OE

16、端的输入信号也刚好到达下降沿。图3-5计数器CP信号波形、CLK0端输入波形、R0段清零信号波形、74374锁存端波形图图3-5，是测量被测信号频率是1.1KHz的频率的图。由于multsisim软件篇幅的关系。时基电路产生的信号直接用信号发生器来代替。图中电路1K的信号经过分频后选择的是100Hz的信号为基准信号。那么这个电路实现测量频率的范围是0.01KHz9.99KHz的信号的频率。同时控制电路也实现了对被测信号的周期和脉宽的测量。当CBA的取一定的值，电路实现一定的测量功能。2.4、整形电路的设计整形电路采用由555构成的施密特触发器，实际电路图如下： 图3-6 整形电路图如图将555

17、定时器的2和6管脚输入端连在一起作信号的输入端，就可组成施密特促触发器。为了滤除高频干扰，提高比较器参考电压的稳定性，将5管脚通过0.01F电容接地。其工作图形如图所示。 因此，不论输入何种波形，经过放大整形电路后，可变成脉冲波形，该脉冲波形的周期与源输入信号的周期完全一致，利用计数器对脉冲波形的计数功能，再配合闸门信号就可测量出在时间T内通过的原信号的周期个数N。2.5、整体电路图 图3-7整体电路图 2.6、整机原件清单元件数量元件数量555定时器两片74374两个71.5K两个74151一片7474一个7448四个 7490十个导线若干数码管四个保护电阻四个0.01F电容两个5V直流电源

18、四个3设计小结3.1、系统调试情况通过为期两周的课程设计，完成了本次设计的技术指标，刚开始设计的时候，由于控制电路这部分比较难做，经过多次重复仔细的研究操作，最终完成的设计任务，各项指标均达到预期效果。3.2、心得体会本次实习让我们体味到设计电路、调测电路过程中的甘甜苦乐。设计是我们将来必需的技能，这次实习恰恰给我们提供了一个应用自己所学知识的机会，从到图书馆查找资料到对电路的设计对电路的调试成功，都对我所学的知识进行了检验。在实习的过程中发现了以前学的数字电路的知识掌握的不牢。同时在设计的过程中，遇到了一些以前没有见到过的元件，但是通过查找资料来学习这些元件的功能和使用。制作过程是一个考验人

19、耐心的过程，不能有丝毫的急躁，马虎，对电路的调试要一步一步来，不能急躁，因为是在电脑上调试，比较慢，又要求我们有一个比较正确的调试方法，像把频率调准等等。这又要我们要灵活处理，在不影响试验的前提下可以加快进度。合理的分配时间。最重要的是要熟练地掌握课本上的知识，这样才能对试验中出现的问题进行分析解决。参考文献：1、沈小丰主编.数字线路实验-数字电路实验.清华大学出版社.20072、林涛主编.数字电子技术基础.清华大学出版社.20063、蔡忠法主编.电子技术实验与课程设计.浙江大学出版社.20034、林涛主编.模拟电子技术基础.重庆大学出版社.2004致 谢本课程设计论文是在我的导师谭菊的亲切关怀和悉心指导下完成的。她严肃的科学态度，严谨的治学精神，精益求精的工作作风，深深地感染和激励着我。从课题的选择到项目的最终完成，谭老师都始终给予我细心的指导和不懈的支持。同时还在思想、生活上给我以无微不至的关怀，在此谨向谭老师致以诚挚的谢意和崇高的敬意。 在此，我还要感谢在一起度过的同学们，正是由于你们的帮助和支持，我才能克服一个一个的困难和疑惑，直至本文的顺利完成。 在论文即将完成之际，我的心情无法平静，从开始进入课题到论文的顺利完成，有多少可敬的师长、同学、朋友给了我无言的帮助，在这里请接受我诚挚的谢意!最后我还要感谢培养我长大含辛茹苦的父母，谢谢你们! 彭建华 2009年12月