西北工业大学 CMOS实验二报告.docx

1、西北工业大学 CMOS实验二报告模拟CMOS集成电路实验实验二一、执行DC分析获得输入偏置电平，要求此时输出偏置电平为1.5V。在DC分析结果中，标出关键点(工作区的交界点)。并指出增益最大时的输入偏置电平。1.图a.(R取2K).sp文件(部分)*netlist*RD vdd DN 2KM1 DN GN SN BN NMOS W=50u L=0.5u* source*Vvdd vdd 0 3VGN GN 0 0VSN SN 0 0VBN BN 0 0* analysis*.DC VGN 0 3 0.05* output *.options post acct probe.probe v(DN

2、) LX7(M1).仿真图分析：输出偏置为1.5V时的工作点，输入偏置为0.957V两个关键点分别为截止取和饱和区交界点，饱和区线性区交界点，输入偏置分别为0.7V和1.07V当输入电平等于输出电平时增益最大，此时输入电压为1V2.图b.sp文件(部分)*netlist*M2 vdd vdd OUT BN NMOS W=20u L=0.5uM1 OUT GN SN BN NMOS W=50u L=0.5u* source*Vvdd vdd 0 3VGN GN 0 0VSN SN 0 0VBN BN 0 0* analysis *.DC VGN 0 3 0.05* output *.option

3、s post acct probe.probe v(OUT) LX7(M1).仿真图分析：输出偏置为1.5V时的工作点，此时输入偏置为1.035V两关键点分别为截止区饱和区交界点和截止区线性区交界点，输入偏置分别为，0.7V和1.55V增益最大如图输入偏置为1.24V3.图c.sp文件(部分)*netlist*M2 OUT GP vdd vdd PMOS W=20u L=0.5uM1 OUT GN SN BN NMOS W=50u L=0.5u* source*Vvdd vdd 0 3VGN GN 0 0VSN SN 0 0VBN BN 0 0VGP GP 0 2.1* analysis *.

4、DC VGN 0 3 0.05* output *.options post acct probe.probe v(OUT) LX7(M1).仿真图分析：输出偏置为1.5V时的工作点，此时输入偏置为0.725V两点关键点分别为截止区饱和区交界点和饱和区线性区交界点，输入偏分别为0.7V和0.75V增益最大输入偏置为0.738V二、执行tran分析，输入要求为正弦信号幅值5mv,频率1K,并通过tran分析波形，计算增益。(提示：使用Hspice自带的函数测出输入输出信号的峰峰值，计算增益)逐步增大输入正弦信号的幅值到观察幅值达到多少时会有失真发生，失真的原因是什么？1图a. (RD取2k, 输

5、入:幅值5mv，偏置0.957V).sp文件（部分）*netlist*RD vdd GD 2KM1 GD GN SN BN NMOS W=50u L=0.5u* source*Vvdd vdd 0 3VGN GN 0 AC 1,-180 sin(0.956 0.1 1K)VSN SN 0 0VBN BN 0 0* analysis*.tran 1us 5ms* output *.options post acct probe.probe tran v(GD).measure vmax MAX V(GD).measure vmin MIN V(GD).仿真图分析：$DATA1 SOURCE=HS

6、PICE VERSION=A-2008.03 32-BIT.TITLE .title csr vmax vmin temper alter# 1.5513 1.4481 25.0000 1.0000 1.5513-1.5=0.0513V 1.5-1.4481=0.0519V输出正弦波的幅度取（0.0513+0.0519）/2=0.0516V增益为51.6mv/5mv=10.32输入0.1v时失真，饱和失真。2图b. (输入:幅值为5mv，偏置1.04V).sp文件(部分）*netlist*M2 vdd vdd OUT BN NMOS W=20u L=0.5uM1 OUT GN SN BN NM

7、OS W=50u L=0.5u* source*Vvdd vdd 0 3VGN GN 0 AC 1,-180 sin(1.03 0.005 1K)VSN SN 0 0VBN BN 0 0* analysis*.tran 1us 5ms* output *.options post acct probe.probe tran v(OUT).measure vmax MAX V(OUT).measure vmin MIN V(OUT).仿真图分析：$DATA1 SOURCE=HSPICE VERSION=A-2008.03 32-BIT.TITLE .title csm2 vmax vmin te

8、mper alter# 1.5067 1.5067 1.4934 25.0000 1.0000 1.5067-1.5=0.0067V=6.7mv,1.5-1.4934=0.0066v=6.6mv所以输出电压幅值取6.65mv增益为66.5/5=1.33输入为0.37V时开始顶部失真，器件截止3图c. ( 输入：幅值为5mv，偏置0.752V).sp文件*netlist*M2 OUT GP vdd vdd PMOS W=20u L=0.5uM1 OUT GN SN BN NMOS W=50u L=0.5u* source*Vvdd vdd 0 3 VGN GN 0 AC 1,-180 sin(0

9、.737 0.005 1K)VSN SN 0 0VBN BN 0 0VGP GP 0 2.1* analysis*.tran 1us 5ms* output *.options post acct probe.probe tran v(OUT).measure vmax MAX V(OUT).measure vmin MIN V(OUT).仿真图分析：$DATA1 SOURCE=HSPICE VERSION=A-2008.03 32-BIT.TITLE .title csm2 vmax vmin temper alter# 2.6614 0.4266 25.0000 1.00002.6614-

10、1.5=1.1614V,1.5-0.4226= 1.0734V 所以输出正弦信号幅值取(1.1614+1.0734)/2=1.1174V=1117.4mV增益为1117.4/5=223.48输入为0.007V时开始顶部失真，截止失真。三、执行AC分析，仿真得出-3db频率值，低频增益数值，并与手工计算结果比对。从波形中给出该频率点的相移量。1 图a （RD取2k）sp文件(部分)*netlist*RD vdd DN 2KM1 DN GN SN BN NMOS W=50u L=0.5u * source*Vvdd vdd 0 3VGN GN 0 DC=0.956 AC 1,-180 VSN SN

11、 0 0VBN BN 0 0* analysis*.AC dec 100 0.01 10G* output *.options post acct probe.probe Vdb(DN) Vp(DN).仿真图分析：低频增益值为20.3db,-3db频率为4.83GHz，相移为-51.2手工分析：2 图b.sp文件（部分）*netlist*M2 vdd vdd OUT BN NMOS W=20u L=0.5u M1 OUT GN SN BN NMOS W=50u L=0.5u * source*Vvdd vdd 0 3VGN GN 0 DC=1.035 AC 1,-180 VSN SN 0 0V

12、BN BN 0 0* analysis*.AC dec 100 0.01 30G* output *.options post acct probe.probe Vdb(OUT) Vp(OUT).仿真图分析：低频增益为2.46db -3db即为-0.54db 频率为24GHz 相移为-70.7手工分析： 3 图csp文件(部分)*netlist*M2 OUT GP vdd vdd PMOS W=20u L=0.5uM1 OUT GN SN BN NMOS W=50u L=0.5u* source*Vvdd vdd 0 3VGN GN 0 DC=0.737 AC 1,-180 VSN SN 0

13、0VBN BN 0 0VGP GP 0 2.1* analysis*.AC dec 100 0.01 0.1G* output *.options post acct probe.probe Vdb(OUT) Vp(OUT).仿真图分析：低频增益为 47db -3db即为44db 频率为22.9MHz 相移为-45.3手工分析：四、对图1重新执行频率分析，观察在R=2K、20K、200K时的3db带宽和增益有何不同。1R=2K.sp文件（部分）*netlist*RD vdd DN 2K M1 DN GN SN BN NMOS W=50u L=0.5u * source*Vvdd vdd 0 3

14、VGN GN 0 DC=0.956 1,-180 VSN SN 0 0VBN BN 0 0* analysis*.AC dec 100 0.01 1G* output * .options post acct probe.probe Vdb(DN) Vp(DN).仿真图分析： 输入偏置应为0.956V，相应的频率特性曲线为：0HZ-10GHz-3DB频率为4.45GHZ,增益为20.3DB。2R=20K.sp文件（部分）*netlist*RD vdd DN 20K M1 DN GN SN BN NMOS W=50u L=0.5u * source*Vvdd vdd 0 3VGN GN 0 DC

15、=0.779 AC 1,-180 VSN SN 0 0VBN BN 0 0* analysis*.AC dec 100 0.01 1G* output *.options post acct probe.probe Vdb(DN) Vp(DN).仿真图输入偏置应为0.779V,分析：低频增益为30.1DB, -3DB频率为0.45GHZ3R=为200K.sp文件*netlist*RD vdd DN 200KM1 DN GN SN BN NMOS W=50u L=0.5u * source*Vvdd vdd 0 3VGN GN 0 DC=0.725 AC 1,-180 VSN SN 0 0VBN

16、 BN 0 0* analysis*.AC dec 100 0.01 1G* output *.options post acct probe.probe Vdb(DN) Vp(DN).仿真图输入偏置电压应为0.725V分析：低频增益为40DB，-3DB频率为44.7MHZ结论：增益增大，截止频率减少，高频特性变差五、将MODEL中沟道调制系数改为0，再次对图1执行频率分析，观察在R=2K 20K 200K时的低频增益及3db带宽和(2)又有何不同。说明了什么问题？1R=2K.sp文件（部分）*netlist*RD vdd DN 2KM1 DN GN SN BN NMOS W=50u L=0.

17、5u * source*Vvdd vdd 0 3VGN GN 0 DC=0.956 AC 1,-180 VSN SN 0 0VBN BN 0 0* analysis*.AC dec 100 0.01 10G* output *.options post acct probe .probe Vdb(DN) Vp(DN).仿真图分析：增益为20.1db, -3DB频率4.01GHZ2.R=20Ksp文件*netlist*RD vdd DN 20KM1 DN GN SN BN NMOS W=50u L=0.5u* source*Vvdd vdd 0 3VGN GN 0 DC=0.779 AC 1,-

18、180VSN SN 0 0VBN BN 0 0* analysis*.AC dec 100 0.01 10G* output *.options post acct probe.probe Vdb(DN) Vp(DN).仿真图分析：增益为29.9db, -3DB频率0.391GHZ3R=200Ksp文件*netlist*RD vdd DN 200KM1 DN GN SN BN NMOS W=50u L=0.5u* source*Vvdd vdd 0 3VGN GN 0 DC=0.725 AC 1,-180VSN SN 0 0VBN BN 0 0* analysis*.AC dec 100 0.01 10G* output *.options post acct probe.probe Vdb(DN) Vp(DN).仿真图分析：增益为39.9db, -3DB频率0.0393GHZ结论：忽略沟道调制效应时，增益影响很小,截至频率降低。