微波低相噪雷达频率源的研究.docx

1、微波低相噪雷达频率源的研究分类号：TN74 密级：公开盲评编号：成都信息工程学院硕士学位论文微波低相噪雷达频率源的研究申请学位类别：工学硕士申请学位专业：信号与信息处理成都信息工程学院硕士学位论文原创性声明本人郑重声明：所呈交的学位论文微波低相噪雷达频率源的研究，是本人在指导教师 教授指导下，进行研究工作所取得的成果。除文中已经注明引用的内容外，本学位论文的研究成果不包含任何他人创作的、已公开发表或者没有公开发表的作品的内容。对本论文所涉及的研究工作做出贡献的其他个人和集体，均已在文中以明确方式标明。本学位论文原创性声明的法律责任由本人承担。论文作者签名： 年 月 日指导教师签名： 年 月 日

2、成都信息工程学院硕士学位论文版权使用授权书本人完全了解成都信息工程学院关于收集、保存、使用学位论文的规定，同意如下各项内容：按照学校要求提交学位论文的印刷本和电子版本；学校有权保存学位论文的印刷本和电子版，并采用影印、缩印、扫描、数字化或其它手段保存论文；学校有权提供目录检索以及提供本学位论文全文或者部分的阅览服务；学校有权按有关规定向国家有关部门或者机构送交论文的复印件和电子版；学校可以复制、赠送和交换学位论文；学校可以公布学位论文的全部或部分内容。（保密学位论文在解密后遵守此规定）除非另有科研合同和其他法律文书的制约，本论文的科研成果属于成都信息工程学院。论文作者签名： 年 月 日指导教师

3、签名： 年 月 日本学位论文密级属于 级，保密期限为 年，解密后适用本授权书。密 级解密时间年 月 日学位论文作者签名年 月 日指导教师签名年 月 日学校保密办公室审核情况年 月 日（公章）微波低相噪雷达频率源的研究学科领域名称：信号与信息处理专业研究生： 指导教师： 教授摘 要随着无线通信、无线探测、无线测距等各类通信识别技术的飞速发展，无线电已经成为生产生活中不可缺少的一个重要组成部分。一个稳定可靠且高性能高质量的频率综合器是保证一切无线电器材畅通无阻运行的关键。而现代无线技术对频率综合器的具体要求主要体现在其所产生频率信号稳定度和信号纯净度上，即频综的相位噪声和杂散抑制。本文首先简明地介

4、绍了三种频率合成技术的基本理论，并且对比其优缺点，继而进一步研究了基于三种频率合成技术的混合方式。在此基础上，设计DDS频率源，通过倍频链实现L波段的频标，并且利用其作为直接数字频率合成器的参考源，产生VHF波段信号。之后，又利用单片集成锁相环产生频率为30MHz中频信号，电路内部设计滤波器以滤除信号谐波。接下来，实现了一个C波段锁相环频率源的设计，产生带宽为260MHz的C波段载波信号，完成间接频率合成。作为低相噪频率源的研究，本文提出一种直接频率合成和锁相环频率合成的混合合成设计方案，采用锁相环内混频、下变频中频鉴相的方案，最终实现超低相噪窄带频率综合器。最后，在一个雷达项目中利用锁相环和

5、倍频完成X波段的频率源设计。最后的测试结果表明C波段窄带低相噪频率源，具有相当优秀的相位噪声指标，在频率偏移近端1kHz和10kHz处的相噪都到达测试仪器的测试极限，分别优于100dBc/Hz，和115dBc/Hz。但是由于研究成本和经验不足，最终设计频率源输出的功率和杂散指标较差。所设计的X波段频率源达到设计指标要求：6dBm的信号功率输出，-84dBc/Hz10kHz、-78dBc/Hz1kHz的相位噪声，-60dBc的杂散要求。关键词：频率源；相位噪声；锁相环；直接频率合成The Research of Frequency Synthesizer for Radar with Low P

6、hase noiseAuthor (Subject) Directed byAbstractWith rapid improvement of communication and radar technology such as wireless communication，radio detection and ranging，radio have been playing an role in everyday life. A stable and high performance Frequency Synthesizer guarantees a wireless communicat

7、ion equipment work properly. Meanwhile, the specifications of contemporary wireless communication on modern Frequency Synthesizer are stability and purity of signals produced by it, namely, SFDR and phase noise of Frequency Synthesizer. The article first introduces three basic fundamental theories o

8、f frequency synthesis and analyzes their advantages and disadvantages, and then investigates the hybrid technology based on these theories. A direct digital synthesizer is designed using frequency multiplier to realize an L band frequency standard. The frequency standard is also used as the referenc

9、e frequency for the direct digital synthesizer to produce a VHF band signal. Then, a monolithic phase lock loop, including an IF filter for harmonic suppression, is proposed to produce 30MHz for IF. Next a C band phase lock loop with 260MHz bandwidth is designed to achieve indirect synthesis. A hybr

10、id-scheme using a direct frequency synthesis and a phase lock loop is proposed to design an ultra-low phase noise frequency synthesizer. Frequency mixing and down-conversion are finished in the loop. At last, we use a phase lock loop and a frequency multiplier to complete an X band frequency synthes

11、izer for a radar project.The measured results show the C band frequency synthesizer has narrow bandwidth and ultra-low phase noise performance. The phase noise of the output signal is better than 100dBc/Hz1k and 115dBc/Hz10kHz respectively, which are the limit of the test equipment. Due to lack of b

12、udget and experience，the output power and SFDR are unsatisfactory. The X band frequency synthesizer meets the designed requirement: output power 6dBm, phase noise -84dBc/Hz10kHz and -78dBc/Hz1kHz and SFDR -60dBc. Key words: Frequency Synthesizer; phase noise; PLL; direct frequency synthesis目 录论文总页数：

13、79页第一章 绪论 11.1 引言 11.1.1 频率源 11.1.2 直接频率合成（DS）特点 21.1.3 间接频率合成：锁相环频率合成（PLL）特点 21.1.4 直接数字频率合成（DDS）特点 31.1.5 比较 31.2 国内发展 41.2.1 DDS激励PLL 41.2.2 DDS激励PLL的扩展 51.2.3 常见的降低相噪的方法 61.2.4 YTO锁相环 61.2.5 现代YTO的应用 71.2.6 低噪声的宽带频率源 81.2.7 介质振荡器 81.2.8 频率源里常用的器件滤波器 91.3 展望国外 91.3.1 世界先进水平 91.3.2 高频DDS的集成 101.3.

14、3 高频工业芯片 101.3.4 YTO 111.3.5 国外主流研究双通带锁相环芯片 111.3.6 W和D波段的双通道锁相环集成芯片 121.3.7 60G宽带接收机芯片 121.3.8 顶级高频倍频锁相环 131.4 文献总结 13第二章 频率合成技术理论 152.1 直接频率合成 152.2 直接数字频率合成 152.3 间接频率合成技术-锁相环技术 16第三章 DDS频率源设计 203.1 设计指标 203.2 设计方案 203.3 十倍频设计 214.3.1 倍频方案 214.3.2 十倍频制作 224.3.3 十倍频测试 253.4 DDS及输出滤波器设计 274.4.1 DDS

15、设计 274.4.2 输出滤波器 285.2 DDS频率源测试 29第四章 中频信号源设计 334.1 方案和指标 334.2 电路设计和制作 344.3 中频本振结果测试 36第五章 锁相环电路设计 385.1 设计指标 385.2 设计方案 385.3 器件选择以及设计制作 395.4 单环锁相环电路测试 41第六章 超低相位噪声C波段频率源 456.1 设计指标 456.2 超低相噪频率源方案 456.3 频率源方案论证 466.4 六十倍倍频器设计 476.4.1 倍频方案 476.4.2 倍频方案实施 476.4.3 六十倍倍频器测试 516.5 锁相环和混频器的设计 556.6 超

16、低相位噪声C波段频率源测试 586.7 小结 62第七章 X波段雷达频率源研究 647.1 设计指标 647.2 实现方案 647.3 器件选择 657.4 方案实现 687.5 X波段雷达频率源测试 697.6 小结 70第八章 控制程序和测试仪器介绍 728.1 控制程序介绍 728.2 测试仪器介绍 72第九章 总结 749.1 工作总结 749.2 不足与改进 75参考文献 76作者在读期间科研成果简介 78致 谢 79第一章 绪论1.1 引言1.1.1 频率源频综（FS）是频率综合器（Frequency Synthesizers）的简称，也称频率合成器，顾名思义，它就是由一个或几个参

17、考频率源（Fref）合成或者分解成一个或多个频率输出（Fo）的系统元件组合。频综是一切电子通信，雷达的源头，因此更形象的说法叫它做频率源（Frequency Source）。目前，频率合成器已成为电子技术中的一个重要组成部分，是雷达系统的“心脏”部件1。频率合成技术的理论形成于二十世纪三十年代左右，频率合成的方式多种多样，不过一般把它大体分为三种：直接频率合成（DS），即直接通过频率翻倍，频率相加，频率相除等方式直接对参考频率进行处理，产生我们所需要的频率；二是间接频率合成，也就是锁相环技术（PLL）,它是一个反馈系统，通过控制比较输出频率和参考频率的相位误差来最终锁定并稳定相位和输出频率的一

18、种频率合成技术；三是直接数字频率合成（DDS），1971 年美国学者 J.Tierney 等首先提出了直接数字频率合成 DDS 的概念2，它是通过数字技术产生数字频率脉冲序列，然后通过DAC，再进行滤波产生我们所需要的频率。按照参考源，频率合成可以分为相干频率合成和非相干频率合成，前者的参考频率源是由一个晶体振荡器或其他参考源提供参考频率，而后者则是由多个参考源提供参考频率2，如图1-1、图1-2。图1-1 H.Granger提出的非相干频率合成器图1-2 相干频率合成示例1.1.2 直接频率合成（DS）特点直接频率合成是最先出现的频率合成技术。直接频率合成（Direct frequency

19、Synthesis）是指运用混频，倍频，分频，滤波以及开关等技术组合来产生所需的频率信号。直接频率合成（DS）的优点是频率捷变速度快，稳定度高、同时具有出色的相位噪声。其主要的缺点是这种频率合成器体积大，系统复杂，成本高，杂散多且不易于滤波器滤除 ，由于这样的原因，在射频和微波的测试仪表等系统中，常常能够看见直接频率合成的应用3，除非是较为简单的几个点的点频系统，否则直接合成技术很少单独使用。图1-1、图1-2同样也是非相干频率合成技术和相干频率合成技术的两个典型示例。1.1.3 间接频率合成：锁相环频率合成（PLL）特点锁相环频率合成技术（PLL）是一种负反馈系统,如图1-3所示。参考频率源

20、经过鉴频鉴相器(PFD)鉴相后通过电荷泵产生比较脉冲，通过低通滤波器滤除其高次谐波后，进入压控振荡器(VCO)或者YIG振荡器（YTO）控制其产生频率在所需频率附近的波形，让其反馈给鉴频鉴相器（PFD）与参考频率进行比较然后输出更为稳定的比较脉冲电压继续通过低通滤波器再进行控制频率校准VCO或者YTO，如此循环直到稳定，则会输出稳定度较高的所需频率波形。其特点是电路实现简单，输出频率稳定度高，对带外杂散的抑制也很高，但是其锁定时间较长。相位噪声以及输出步进、切频时间之间总会有难以取舍的矛盾。图1-3 PLL原理图1.1.4 直接数字频率合成（DDS）特点 直接数字频率合成技术典型原理如图1-4

21、，参考时钟控制相位累加器输出周期累加的脉冲，脉冲控制存储由相位幅度的ROM输出调制为正弦波的脉冲，再由数模转换器（DAC）平滑成正弦波，通过低通滤波器滤除D/A转化带来的高次谐波，最终得到所需要频率的正弦波。DDS的明显优势就是频率切换时间非常快、相位连续可控，可以输出频率精度非常高、相位噪声也比较低的频率信号。其缺点也很明显，它的工作频率无法做高，另外其最大的不足之处就在于它的频率成分里有很大的杂散，这也是导致DDS无法做到很高的频率的原因之一。图1-4 DDS基本结构1.1.5 比较表1-1 三种频率合成方式的对比DSDDSPLL合成频率高低高切换时间快快慢最小分辨率低高一般相噪很低低较高

22、杂散抑制一般差好结构复杂一般很简单成本高一般低控制复杂简单简单然而，随着科技的日新月异，现在的频率源技术已经不再是单一的使用一种频率合成技术，通常是混合多种频率合成技术以到达最优良的表现。1.2 国内发展1.2.1 DDS激励PLLDDS+PLL混合型是比较常见的频率源形式，2008年电子科技大学杨媛媛用DDS激励PLL的结构实现了2.52.7GHz的频率源，其步进仅为10Hz4。作者之所以选择以DDS激励PLL是出于小步进的考虑。首先DDS的频率输出分辨率极高可以做到uHz级别，作者选择AD9954作为DDS系统的主要芯片，它的频率分辨率可达到0.01 Hz甚至更小，通过PLL技术倍频后可以

23、达到分辨率为10Hz的设计要求；同时，作者用DDS激励PLL可以实现快速切频，另外DDS激励PLL的结构改善了直接PLL倍频导致的小步进相噪恶化严重的缺点，很大比例地降低相噪，更关键的是用PPL倍频时近似为一个滤波器，正好改善了DDS杂散大这一不足之处。图1-5 2.5GHz2.7GHz微波小步进频率源的设计图1-6 100MHzOCXO电路值得一提的是本文作者设计了SC 切 100MHzOCXO和LC谐振VCO，增加了它小型化集成的可能性。OCXO的相噪达到-157dBc/Hz1kHz，达到了较高的工业级晶体振荡器水平。图1-7 VCO原理图1.2.2 DDS激励PLL的扩展2005年电子科

24、技大学的张晓勇设计了一种新型的结构，是对传统DDS激励PLL方式的扩展5。对DDS+PLL的结构进行倍频改善了DDS激励PLL产生频率较低的特点。结构如图1-8。图1-8 X波段频率合成器的结构值得一提的是对于DDS输出的信号作者并没有用常用的低通滤波器，而是用带通滤波器使DDS输出的信号抗干扰性加强。作者对PLL输出的频率信号并没有如芯片手册上的电路：用电阻分路，而是设计了功分器，这使得设计更为严谨，同时对装载电路的隔离腔体进行了仿真，使设计更为准确。图1-9 电路参数仿真对于DDS激励PLL的电路结构有致命的不足之处，就是其在高频即C波段及其以上的频率，由于DDS分频后PLL倍频的倍数过大

25、，导致相噪恶化严重，文献4中可见其相噪在-80dBc/Hz10kHz。1.2.3 常见的降低相噪的方法2010年电子科技大学陈昌锐此设计了一种双锁相环（PLL）典型的降低相噪的方式带外混频6。文中采用下变频的方式让高6.5GHz与低环11.8GHz混频滤波，产生4.75.5GHz的频段信号。达到-89.48dBc/Hz1kHz相噪。图1-10 C波段频率合成器 图1-11 SIR滤波器值得注意的是本文使用的一种SIR滤波器在X波段以下具有体积小、各项参数性能良好的滤波器模型。1.2.4 YTO锁相环YIG调谐晶体管振荡器获得了日益广泛的应用。YIG调谐振荡器的Q值高，调谐范围宽，调谐线性好7。

26、在锁相环中VCO用YIG调谐振荡器（YTO）代替，可以使得输出频率更宽，相位噪声更优秀。2002年电子科技大学的赵宏飞利用锁相环环内与倍频变频后的DDS频率混频的方式，控制YTO输出所需频带8。所使用的梳状谱发生器，YTO温度补偿电路，YTO的DA转换控制电路，单片机的操作都有一定深度。另外所使用的DDS芯片明显改善YTO切频时间缓慢的缺点。所使用的DDS，YTO，PFD的核心芯片，DAC芯片都是入门级芯片和器件，但达到48GHz，-95dBc/Hz10kHz相噪，5Hz最小精度全程扫频的指标。其结构图如图1-12。图1-12 48GHz宽带DDS锁相扫频源1.2.5 现代YTO的应用2010

27、年之后YTO制造技术也趋于完善，可以实现120GHz的调节。2010电子科技大学李占国采用DDS内插入PLL环内的方式激励YTO产生频率，并采用分段滤波的方式使所得频率更为纯净,使调节更为迅捷9。其达到指标：输出频率 8-18GHz ，最小步进频率 100kHz（受频率控制码控制），频率准确度：110 -6Hz；输出功率：13 dBm；相位噪声：-70dBc10kHz；谐波抑制：20dB，（典型值25dBc）；杂波抑制：90% 以上的频点大于-55dBc，小于10%的频点大于-50dBc；输出驻波：2:1。结构如图1-13。图1-13 818GHz宽带微波频率源模块1.2.6 低噪声的宽带频率

28、源对相位噪声的要求使得直接用YTO达不到我们所需要的相位噪声指标，只有在更大的花费上寻找办法。2011年电子科技大学的郭志勋则使用更为大的系统，采用直接频率合成和锁相环的结合获得更优秀的相位噪声以及更宽的频带10。作者采用PLL环内与倍频信号混频又与环外另一PLL混频，所得频率分段滤波后再与参考倍频信号混频再分段滤波最终得到所需频率。其所得指标也非常优秀：输出820GHz，步进10MHz，杂散优于65dBc，相噪优于-95dBc/Hz1kHz，其结构图如图1-14所示。图1-14 820GHz微波宽带低杂散低相噪频率源1.2.7 介质振荡器毫米波，亚毫米波的频率合成通常是通过混频倍频达到，这是

29、因为一般的VCO很难输出至毫米波的高频段。南京理工大学的吕鹏采用的是介质振荡器(DRO)代替传统的VCO的一种新思路进行尝试。但是作者考虑到介质振荡器难以获得宽带输出这一问题，作者利用介质振荡器当作本振信号，混频使输出频率带宽达到1GHz，输出频率为28.5529.55GHz，步进2MHz，参考源为10MHz，相噪-85dBc/Hz10kHz。结构如图1-15 11。图1-15 Ka波段毫米波频综1.2.8 频率源里常用的器件滤波器在频率源设计中滤波器是一个体积较大的器件，无论是腔体或者是带线结构的，特别是在L，S，C波段。采用先进的滤波器不仅可以减小整体频率源大小而且还能提高电磁兼容级别。电

30、子科技大学王志敏、陈波、杨德强介绍了一种新型易于集成、体积较小的谐振微带线滤波器SIR滤波器12。SIR是阶跃阻抗谐振器的简称，SIR滤波器最先是由Mitsuo Makimoto和Sadahiko Yamashita于1980年提出的13，其谐振条件取决于1，2以及两端的阻抗比R，比一般的均匀谐振器增加了自由度14。王志敏等人采用HFSS三维电磁场仿真软件对开口环路SIR滤波器的谐振单元进行仿真优化，然后进行5阶耦合，对间距进行优化最后得到最结构如图1-16。测试结果如图1-17，杂散频带在14.8GHz。图1-16 5阶SIR开环发夹滤波器 图1-17 测试结果1.3 展望国外1.3.1 世

31、界先进水平说到国外国内的频率源设计水平的差距，不得不提这篇报道。2008年Alexander Chenakin Director带领的频率源设计小组Phase Matrix设计出的频综就一个手掌大小(12.7 x 17.78 x 2.54 cm)，直接用USB连接电脑控制，软件控制输出频率、输出功率、调制等，其输出频率0.520GHz，相噪达到-106dBc/Hz1kHz（全频段内最差点），频率进度为0.001Hz。切频时间全程用串行通信也达到小于200uS15。图1-18 Models FSW-0010与电脑连接 图1-19 FSW-0010相噪1.3.2 高频DDS的集成国外的频率源设计已趋于成熟，频率源集成技术已经成为国外频率源设计热点。DDS的集成由于许多方面（例如DAC，幅度查表器等）的问题让其无法合成较高的频率。中国台湾