数字逻辑时钟设计说明.docx

1、数字逻辑时钟设计说明工程大学 计算机科学与工程学院综合设计报告设计名称： 硬件基础综合设计 设计题目： 数字电子钟设计 学生学号： 专业班级： 学生： 学生成绩： 指导教师（职称）： 课题工作时间： 2012年12月10 至2012年12月22日 说明：1、报告中的第一、二、三项由指导教师在综合设计开始前填写并发给每个学生；四、五两项（中英文摘要）由学生在完成综合设计后填写。2、学生成绩由指导教师根据学生的设计情况给出各项分值及总评成绩。3、指导教师评语一栏由指导教师就学生在整个设计期间的平时表现、设计完成情况、报告的质量及答辩情况，给出客观、全面的评价。4、所有学生必须参加综合设计的答辩环节

2、，凡不参加答辩者，其成绩一律按不及格处理。答辩小组成员应由2人及以上教师组成。5、报告正文字数一般应不少于5000字，也可由指导教师根据本门综合设计的情况另行规定。6、平时表现成绩低于6分的学生，其综合设计成绩按不及格处理。7、此表格式为工程大学计算机科学与工程学院提供的基本格式（适用于学院各类综合设计），各教研室可根据本门综合设计的特点及容做适当的调整，并上报学院批准。成绩评定表学生： 高帅 学号： 1105030206 班级： 智能科学与技术02班 类别合计分值各项分值评分标准实际得分合计得分备注平时表现1010按时参加综合设计，无旷课、迟到、早退、违反实验室纪律等情况。完成情况3020按

3、设计任务书的要求完成了全部任务，能完整演示其设计容，符合要求。10能对其设计容进行详细、完整的介绍，并能就指导教师提出的问题进行正确的回答。报告质量3510报告文字通顺，容翔实，论述充分、完整，立论正确，结构严谨合理；报告字数符合相关要求，工整规，整齐划一。5课题背景介绍清楚，综述分析充分。5设计方案合理、可行，论证严谨，逻辑性强，具有说服力。5符号统一；图表完备、符合规要求。5能对整个设计过程进行全面的总结，得出有价值的结论或结果。5参考文献数量在3篇以上，格式符合要求，在正文中正确引用。答辩情况2510在规定时间能就所设计的容进行阐述，言简意明，重点突出，论点正确，条理清晰。15在规定时间

4、能准确、完整、流利地回答教师所提出的问题。总评成绩： 分 补充说明： 指导教师： （签字）日 期： 年 月 日答辩记录表学生： 学号： 班级： 答辩地点： 答辩容记录：问题：回答：答辩成绩合计分值各项分值评分标准实际得分合计得分备注2510在规定时间能就所设计的容进行阐述，言简意明，重点突出，论点正确，条理清晰。15在规定时间能准确、完整、流利地回答教师所提出的问题。答辩小组成员（签字）： 年 月 日指导教师评语指导教师： （签字）日 期： 年 月 日一、 综合设计目的、条件、任务和容要求：1.1综合设计目的数字逻辑是计算机的硬件基础，计算机专业的重要基础课。 其中组合逻辑电路与时序逻辑电路是

5、这门课程的重点容。本课题就是对逻辑电路的综合应用。随着电子与计算机技术的迅速发展，电子电路的分析与设计方法发生了重大的变化。电子设计自动化技术已成为设计现代电子系统必不可少的工具和手段。在电子技术领域里，为了便于储存，分析和传输，常将模拟信号编码，即把它转换为数字信号，利用数字逻辑这一强有力的工具来分析和设计复杂的数字电路或数字系统，为信号的储存，分析和传输创造了硬件环境。本课程设计的任务就是设计一个电子钟系统。鼓励学生在熟悉基本原理的前提下，与实际应用相联系，提出自己的方案，完善设计。1.2综合设计条件需要数字逻辑10进制，2进制及逻辑门元器件每人一套。逻辑信号线每个人配200根线，剥线钳，

6、镊子等工具。1.3综合设计任务 1熟悉电子钟的工作原理； 2写出电子钟的设计方案；3用硬件加以实现；4写课程设计报告。1.4综合设计容及要求设计一个电子钟要求：1 秒、分60进制分别用7段数码管显示出来；2 小时24进制用7段数码管显示出来。 指导教师签字： 昌辉 2012 年 12 月 12 日二、进度安排：二、进度安排：第2天：查找资料，熟悉电子钟的设计原理，给出设计总体方案；第34天：电子钟各模块的详细设计；第59天：硬件连线，调试；第910天：写课程设计报告。三、应收集资料及主要参考文献：1谢自美. 电子线路设计-实验-测试M .:华中科技大学, 2000 2.汤继华. 常用集成芯片使

7、用M.北京:北京理工大学,19953.康华光. 电子技术基础 M.北京:高等教育,19994.爱平.电子电路实验与虚拟技术M.:科技技术，2001四、综合设计（课程设计）摘要（中文）： 数字时钟设计实验的设立将理论与实际相结合，体现了学以致用的思想。实验中在参考课程教材以及相关实验指导书的前提下，首先确立实验思想与方法，然后通过模拟电路设计分析，最后在实验箱上实际实现数字时钟。在实验之前对于各种方法进行各种论证，最后确立先分后总的总体设计思路，并且原理图也是在保持电路稳定性的的前提下尽量简化。实验设计过程中并不是一帆风顺，有时候也是需要相当的耐力的。实际电路连接验证过程中问题不断，最后虽然实现

8、了电路功能，但是实验过程更为重要。实验加深了同学们对74LS160和CD4511应用的认识，并且使实验设计过程不仅仅是对知识能力的一种考察更是对同学们总和素质的一种考察与提高。实验难度并不是很大，但它却起着一种引导作用，提高对数字逻辑设计的兴趣和对软硬件结合的总和处理能力。五、综合设计（课程设计）Abstract（英文）： Digital clock design experiments will be the establishment of integrating theory with practice, which reflects the idea of studying.The a

9、ctual circuit connection verification process problem constantly, and finally although realized circuit function, but the process is more important.Experimental deepened the students on 74 ls160 and CD4511 application of understanding, and make the design process for knowledge is not only the abilit

10、y of a survey of students is a kind of total quality investigation and improve.（以下章节名称为参考）摘 要 . IIAbstract . II第一章 课题背景（或绪论、概述）. 11.1 实验设计概述.11.2 实验设计目的意义.1第二章 设计简介及设计方案论述 . 22.1 设计构想 .2 2.2 设计思想 .2 2.3 最终设计思路 .5第三章 详细设计. 73.1 设计图纸.7 3.2 设计详解.8 第四章 设计结果及分析. 104.1 模拟电路设计分析 .10 4.2 面包板电路设计分析.10 4.3 综合

11、设计分析.10 总 结 .11 致 谢 .12 参考文献 .13 摘 要数字时钟设计实验的设立将理论与实际相结合，体现了学以致用的思想。实验中在参考课程教材以及相关实验指导书的前提下，首先确立实验思想与方法，然后通过模拟电路设计分析，最后在实验箱上实际实现数字时钟。在实验之前对于各种方法进行各种论证，最后确立先分后总的总体设计思路，并且原理图也是在保持电路稳定性的的前提下尽量简化。实验设计过程中并不是一帆风顺，有时候也是需要相当的耐力的。实际电路连接验证过程中问题不断，最后虽然实现了电路功能，但是实验过程更为重要。实验加深了同学们对74LS160和CD4511应用的认识，并且使实验设计过程不仅

12、仅是对知识能力的一种考察更是对同学们总和素质的一种考察与提高。实验难度并不是很大，但它却起着一种引导作用，提高对数字逻辑设计的兴趣和对软硬件结合的总和处理能力。关键词：74LS160；CD4511；进位；级联；清零Abstract Digital clock design experiments will be the establishment of integrating theory with practice, which reflects the idea of studying.The actual circuit connection verification process p

13、roblem constantly, and finally although realized circuit function, but the process is more important.Experimental deepened the students on 74 ls160 and CD4511 application of understanding, and make the design process for knowledge is not only the ability of a survey of students is a kind of total qu

14、ality investigation and improve.Keywords：74LS160;CD4511;carry;clear;cascade第一章 课题背景（或绪论、概述）1.1 实验设计概述在学习了数字逻辑，已经大致掌握了实验设计思路以及实现方法后，就可以自己设计实验了。在这里我们选择设计一个数字时钟，做为检验学习程度的一个实验。数字时钟主要实现秒、分、时的计时功能，所需元器件自选。本实验具有一定的开放性，但是就本实验室器材限制，大家所选器材还是比较集中。在设计时钟时都用的七段数码管，而且设计中同学们大多集中选定的74LS161、74LS160以及CD4511等设计组成。在老师的指

15、导下，同学们先做好大致构思，然后由指导老师指导点评后再在电路模拟软件上进行模拟设计（这里我们选用EWB软件）。模拟软件设计只是对于设计思路的基本检验，因为如果模拟电路无法实现时钟功能，在实际电路中就更不能实现了。设计电路确定后根据各自元器件的需求，同学们就开始各自电路的实现了。在实现电路功能，并经调试无误后，由指导老师提出问题供实验操作同学答疑。1.2 实验设计目的意义20世纪末，电子技术获得了飞速发展，在其推动下，现代电子产品几乎渗透了社会的各个领域，有力的推动了社会生产力的发展和社会信息化程度的提高，同时也使现代电子产品性能进一步提高，产品更新换代的节奏也越来越快。时间对于人们来说总是那么

16、宝贵，工作的忙碌性和繁杂性容易使人忘记时间忘记了做一些事。但是一旦重要的事情，意识的耽误就可能酿成大祸。此种数字钟与机械时钟相比具有更高的准确性和直观性。本时钟的理论依据只是课本上关于各种芯片的介绍，真正的线路原理理论是同学们自己设计出来的。所以说设计时钟不仅锻炼了同学们的逻辑推理及设计能力，而且还锻炼了同学们的动手操作与排除故障的能力。想出来也许并不难，但是实际做出来也许并不是那么容易。在实际设计中使同学们体会到实际电路的一些不确定性并学习故障排除方法。设计数字钟是同学们真正体会到了知识的力量，以及如何把只是真正运用到实际运用到生活中去。提高同学们学习本门课程的兴趣，增加学习动力，并且为以后

17、学习跟深层次的东西打下基础。在硬件方面学会查找与排除问题，这不仅在试验中解决问题而且在学习其他科目以及其他试验中也大有帮助，真正提高了同学们的动手能力。第二章 设计简介及设计方案论述2.1 设计构想 设计时钟基本构想就是按照脉冲计时实现计数和进位功能，并通过译码器译码在数码管上得以显示。首先分析时钟组成，分析时钟可分为时、分、秒三部分，且分别为二十四、六十、六十进制；其次分析各部分组成，为简单起见因为分与秒都是六十进制所以可以把它们看作是简单的重复罗列，设计思想一致，时单独实现二十四进制；最后将各部分设计连接，各部分设计按各自的接口设计规则分别连接，完成总体连接设计最后进行调试测试。（如图2-

18、1所示）74LS16074LS16074LS16074LS16074LS16074LS160输入脉冲图 2-1CD4511译码显示CD4511译码显示CD4511译码显示CD4511译码显示CD4511译码显示CD4511译码显示 完成原理线路设计后，在面包板上首先按各模块分别连接线路并分别测试功能，最后实现给部分级联实现时钟功能。2.2 元器件分析 实验用到74LS160计数器6个，CD4511译码芯片6个，74LS00与非门芯片一个，74LS08与门芯片一个，以及共阴极数码管6个,导线若干等。 2.2.1 74LS16074LS1601功能简介CLK是脉冲输入端；RCO是进位信号输出端；E

19、NP和ENT是计数器工作状态端；CLR是异步清零端；LOAD是置数端；VCC接正电源；GND接地；A、D是数据输入端；QA、QD是计数器状态输出端。电源电压5V输入电压5V。其状态表下所示 输 入输 出注CLRLDENTENPCLKABCDQAn+1QBn+1QCn+1QDn+1CO01111x0111xx10xxx1x0xxxxaxxxxbxxxxcxxxxdxxx0 0 0 0a b c d计 数保 持保 持00清零置数表 2-12.2.2 CD4511BCD七段显示器译码器。 CD4511是一组用来作为BCD对共阴极LED七段显示器译码的包装。其引脚图， 如图2-3所示，其各引脚功能如下

20、： LT：做灯泡测试用，当LT=0，则不论其它输入状态为何，其输出0A、0B、OC、OD、OE、OF、OG全部为1， 使七段显示器全亮，即显示8，以便观测七段显示器是否正常。当LT=1，则正常解码。 BI：空白输入控制，当BI=0 (LT为1时)，则不论DCBA 之输入为何，其输出0A、0B、OC、OD、OE、OF、OG皆为0，即七段显示器完全不亮，此脚可供使用者控制仅对有效数据译码，避免在无意义的数据输入时显示出来造成字型的杂乱。 EL：数据栓锁致能控制；在CD4511 中，不但具译码功能，更具有数据栓锁的记忆功 能。当EL=0 时(LT=1 且 BI=1)，DCBA 数据会被送入IC 的缓

21、存器中保存，以供译码器码；当EL=1 时，则IC中的暂存器会关闭，仅保存原来在EL=0时的DCBA数据供译码器译码。换句话说当EL=1时，不论DCBA 的输入数据为何，皆不影响其输出，其输出0A、0B、OC、OD、OE、OF、OG仍保留原来在EL由0转为1以前的资料。CD4511与共阴极七段数码管相连接逻辑图如图2-4所示，其中DCBA分别为由高位到低位的二进制输入信号。图2-42.2.3 74LS00 74LS08 共阴极数码管 74LS00为四组二输入与非门芯片；其中A、B为输入端，Y为输出端，VCC接电源，GND接地。满足（如图2-5）。74LS08为四组二输入与门芯片；其中A、B为输入

22、端，Y为输出端，VCC接电源，GND接地。满足Y=AB（如图2-6）。七段共阴极数码管须将共阴极引脚都接地，然后abcdef分别与输入二进制信号由低位到高位连接（如图2-7）。2.3 最终设计思路 图2-8向下级联脉冲输出向上级联脉冲输入设计中为使设计简洁易于操作处理，所有74LS160芯片都以清零法处理。其中60进制设计如图（2-8）（模拟电路中采用四输入数码管代替七段数码管）。当需要进位时通过与门实现，当需要清零时通过与非门实现。考虑到74LS00与74LS08相对比较简单，所以为了简化电路图这里就用逻辑门符号代替芯片符号了。这样分秒就设计完成了，其中线路最后的输出为级联脉冲输出，可以方便

23、的级联到下一级。 最后设计时位。时属于24进制，也就是说当计数达到24时芯片清零，开始重新计数。时的逻辑原理图如图（2-9）所示。译码环节按照时的脉冲输入图2-9个位十位其中时钟秒的个位就接时钟输入，分位的时钟输入接秒位的时钟输出，分的脉冲输出接时的脉冲输入。然后让所有芯片共用一个接地和正极，各个74LS160芯片的输出DCBA分别接到CD4511的DCBA端。这样电路完成，数字钟就实现了。第三章 详细设计3.1 设计图纸 线路原理如上图（3-1）（3-2）所示，其中为便于设计分两个图显示。3.1 设计详解 脉冲DCBAQCC计数00000001000101200100230011034010

24、00450101056011006701110781000089100119表3-1其中秒、分、时的个位当处于十进制时遵循74LS160的计数规则（表3-1）。秒、分的十位计数方式如表3-2所示。当计数到5时信号经过74LS00产生低点位时计数器清零；同时信号经过74LS08产生一个脉冲信号，传到下一级的脉冲输入，实现进位。时的个位十位由表3-3所示。其中个位为十进制，当两位计数总和达到24时实现个位与十位的同时清零。CD4511实现译码转换过程只是将二进制数转换成七段共阴极数码管的信号以输出，可参照2.2.2中CD4511的详细介绍以及图2-3、2-4的脚码线路连接图。脉冲DCBAQCC计数

25、经74LS08相与输出经74LS00相与非输出000000001100010101200100201300110301401000401501010510表3-2十位个位脉冲DCBA计数DCBA计数经74LS00相与非输出计数000000000001010001100011112000110010212300011001131340001101004145000110101515210010200011121220010200102122230010200113023表3-3第四章 设计结果及分析4.1 模拟电路设计分析 在EWB上进行模拟仿真设计。模拟电路设计分析相对来说比较简单，而且初期电

26、路的与门以及与非门芯片可以先用逻辑门代替。设计过程中各部分首先分别测试然后再将各部分连接在一起综合测试，这样可有效避免各分部分的线路连接问题。因为设计测试过程中由于不受线路连接问题以及脉冲不稳定等的影响，测试结果比较理想。数字时钟运行良好。4.2 面包板电路设计分析面包板电路设计相对模拟设计较复杂，而且试验中还需要剪、剥导线，所以对动手能力要求较高。为避免不必要的错误，实际设计我们依然按照先部分再总体的思想进行设计。当然这一思路在实际操作中更能体现出它的高效性。电路设计中要严格遵守数字逻辑实验设计规以及章程，尤其注意在改变电路时要断开电源，在检查确认无误后再打开电源进行测试。因为芯片在错误电路情况下很容易烧掉，这样也是为了避免不必要的损失。设计中将各分部分分别连接好后测试无误分别可实现计数以及进位清零。然后将分秒两部分电路级联，秒位当及时达到60秒时，可实现进位，使分位记1。这样再将这部分与时的