微型计算机原理作业第五章 习题与思考题.docx

1、微型计算机原理作业第五章 习题与思考题第五章 习题与思考题典型例题解析例5-1 计算机输入/输出控制方式有哪几种?各有什么特点?答：CPU与外设进行数据传送，系统中对数据传送的控制方式一般分为四种： 程序控制方式，程序控制方式是指CPU与外设间的数据传送是在程序的控制下完成的一种数据传送方式，这种方式又分为无条件传送和条件传送二种。在这种I/O方式中，程序设计简单，硬件软件较省，但费时，CPU效率较低，实时性差，主要用于中低速外设和实时性要求不高的场合。中断控制方式，中断控制方式是指利用中断技术控制CPU与外设进行数据传送的一种方式。这种方式实时性好，不需要反复查询等待，减少了CPU等待时间，

2、CPU与外设可并行工作，但这种方式需要进行现场保护及恢复等工作，仍花费CPU时间。 DMA方式，DMA方式是指由专门硬件控制，不需CPU介入，直接由存储器与外设进行数据传送的方式。这种方式不需CPU介入，减少了CPU的开销，能实现高速的数据块传送，提高了效率。但这种方式增加了硬件开销，提高了系统的成本。 IOP方式，IOP方式是指由输入/输出协处理器IOP控制数据传送的方式。这种控制方式由于输入/输出协处理器具有单独的指令系统，因此能在数据传送时，同时进行数据处理，数据传送支持DMA方式，因此传送速度快而且不须CPU介入，CPU与IOP可并行工作，效率高。 这四种方式中，程序控制方式和中断方式

3、属于软件控制方式，DMA方式和IOP方式属于硬件方式。例5-2 试述I/O端口两种编址方法的特点与区别。. .答：I/O端口的编址方法有二种：即I/O端口单独编址方式和I/O端口与存储器单元统一编址方式。I/O端口与内存单元地址统一编址方式是将I/O端口地址与内存地址统一安排在内存的地址空间中，即把内存的一部分地址分配给I/O端口，由I/O端口来占用这部分地址。这种方式控制逻辑较简单，I/O端口数目不受限制，所有访问存储器的指令都可用于I/O端口，指令丰富，功能强。但这种方式占用内存空间，而且程序难懂，难调试。I/O端口单独编址方式中，内存地址空间和I/O端口地址相对独立， I/O端口单独构成

4、一个空间，不占用内存空间，具有专门的指令，程序易于看懂。但这种方法程序设计不太灵活，控制逻辑较复杂， I/O端口数目有限。 例5-3 在I/O译码电路中，输入信号是由（ ）组成的。A 系统中的控制线B 系统中数据线。C 系统中控制线和地址线D 系统的地址线答案：C分析：当CPU对I/O设备进行寻址时，一般的做法是把系统的地址线分成两部分，一部分是用地址线的高位与控制信号的不同组合，经译码电路产生I/0接口芯片的片选信号()，实现接口芯片间的选择；另一部分是用地址线的低位部分直接连到I/0接口芯片，实现I/0接口芯片具体端口的选择。I/O地址译码电路的作用是产生片选信号，其输入信号是由系统中的控

5、制线和地址线组成的。例5-4设计接口电路的I/O地址译码电路时，选用I/O端口地址的原则是什么？答：用户选用I/O端口地址的原则是：（1）凡是被系统配置已使用的地址一律不用。（2）对厂家申明保留的地址要慎用，以免与系统将来新添加的设备地址发生冲突。（3）300H31FH范围内的地址用户可用。例5-5 固定式单个端口地址译码电路设计（1）要求设计一个端口地址为2FBH的译码电路（2）分析由于是单个端口地址的译码电路，不需产生片选信号，故采用全译码方法。10根地址线全部作为译码电路的输入线，参加译码。题目要求的端口地址是2FBH，可知10位输入地址线的取值是：00A9A8A7A6A5A4A3A2A

6、1A01011111011（3）设计能够实现上述地址线取值的译码电路有很多种，一般采用门电路就可以实现，而且很方便。常用门电路有：与门、或门、非门及与非、或非等。本例设计的地址译码电路如图5-4所示。图中，a，b是采用不同的门电路（74LS04是非门，74LS20是四输入端与非门，74LS30是八输入端与非门，74LS32是或门，74LS133是十三输入端与非门）设计的两个译码电路，但它们都满足题目要求的地址线取值，因而，产生的端口地址相同。图5-4 固定式单个端口地址译码电路例5-6 固定式单个接口电路地址译码电路设计（1）要求设计一个片内拥有8个端口的接口电路的I/O地址译码电路，其端口地

7、址为310H317H。（2）分析由于接口芯片内部包含8个端口地址，应先选中芯片，再从选中的芯片内部选端口，因此，需要产生片选信号CS，故采用部分译码方法。从题目要求端口地址范围是310H317H可知，其输入地址线的取值为：00A9A8A7A6A5A4A3A2A1A01100010？其中，低3位地址A2A1A0不参加译码电路译码，其值可变，用？表示。这3位地址变化范围是000111B，正好可满足寻址8个端口。高7位地址线A9A3的取值为1100010B，并且是固定不变的，作为门电路的输入。因此，在保证这7根输入线取值不变，而输出线为低电平（即=0）的任何一种逻辑组合电路，都能满足本例设计要求。（

8、3）设计符合上述译码要求的译码电路有许多，考虑到是单个接口电路（芯片），只需一个片选信号，故采用IC门电路来组成译码电路，如图5-5所示。图5-5 固定式单个接口电路地址译码电路习题与思考题一、填空题 1. 在I/O接口中，数据端口的作用是 ；状态端口的作用是 ；控制端口的作用是 。2. 按照供求数据的方式不同，接口可分为 和 两大类。3. 在I/O接口中，一般具有 、 、 、 、 、 六项功能。4. 端口地址的编址方式有 和 。5. 通道是一个特殊功能的_ ，它有自己的_ 专门负责数据输入输出的传输控制。6. 在计算机系统中，CPU对外围设备的管理，除了程序控制方式、中断控制方式外，还有_方

9、式和_方式。7. 程序中断方式控制输入输出的主要特点是，可以使 和 并行工作。8. 内存直接访问（DMA）方式中，DMA控制器从CPU完全接管对_的控制，数据交换不经过CPU,而直接在内存和_之间进行。 9. 在程序控制传送中，根据设备的性质，可有 和 两种不同的方式。 10. 按照I/O设备的配置情况，I/O接口的硬件分类一般分为，一般分为两类，即（ ）。11. I/O口地址译码电路的作用是（ ）。 I/O接口芯片中，若命令口和状态口共用一个端口地址，解决办法是（ ）。二、选择题： 1. 程序查询流程总是按( )次序完成一个字符的传输。 A读状态端口,写数据端口 B写数据端口，读状态端口，写

10、数据端口 C写控制端口，读状态端口，写数据端口 D随I/O接口的具体要求而定2. CPU对DMA控制器提出的总线请求响应要比中断请求的响应快，其原因是( )。 A只需完成访内存操作 B只需释放总线控制权 C无需保留断点现场 D有硬件DMA控制器3. DMA传送结束由I/O接口向CPU发出中断请求，其目的是( )。A. 让CPU 收回总线控制权B. 让DMA 控制器释放总线控制C. 让CPU 检查DMA 操作正确性D. 让DMA复位，准备下一次DMA 传输4在数据传送过程中，数据由串行变并行或由并行变串行，其转换是通过_。 A. 移位寄存器 B. 数据寄存器 C. 锁存器 D. 指令寄存器5下述

11、I/O控制方式中，主要由程序实现的是_。A. PPU(外围处理机)方式 B. 中断方式 C. DMA方式 D. 通道方式6 在I/O接口中，信号是由（ ）。A CPU直接发出的B I/O地址译码电路译出来的。C 系统中控制线发出的D 系统的地址线发出的7 当采用（ ）对设备进行编址情况下，不需要专门的I/O指令组。A.统一编址法 B.单独编址法 C.两者都是 D.两者都不是三、判断题1. 输出接口可不接锁存器而只接三态缓冲器，但输入接口必须接有锁存器。 （ ）2. 在I/O接口中，允许多种不同类型的信息写到同一个端口地址。 （ ）3. I/O地址译码电路的输出线用于提供1根片选信号。 （ ）4

12、. 8251A的命令口和状态口共用一个端口，解决办法是根据读/写操作来区分。 （ ）5. I/O地址译码电路的输入信号由系统的控制总线组成。 （ ）6. 在I/O接口电路中，CPU对状态端口的访问称之为输出操作。 （ ）7. 在DMA方式下，CPU控制系统总线，能进行高效的数据传送和处理。（ ）8. 在I/O接口中，不允许控制端口和状态端口共用同一个端口地址。 （ ）9. 硬中断是由外部设备发出中断请求而引发的，因此，它具有随机性和突发性。 （ ）10. 在I/O接口中，信号不是由CPU发出的，而是由I/O地址译码电路译出来的。（ ）11. I/O地址译码电路的输入信号由系统的地址线和控制线组

13、成。 （ ）12. I/O地址译码电路的输入信号由系统的地址总线组成。 （ ）13. I/O接口芯片中的片选信号是一个起开关作用的控制信号。 （ ）四、问答题1. 什么是I/O接口？什么是I/O端口？2. 一般的接口电路中可以设置哪些端口？3. I/O接口电路有哪些主要功能？4. 输入接口常接有三态缓冲器，而输出接口常接有锁存器，试述其理由。5. I/O地址译码电路的译码方法有哪几种？6. 片选信号的作用是什么？它是如何产生的？7. 什么是端口共用技术？解决端口共用一般采用哪些方法？8. 试述直接存储器存取DMA方式的作用与特点。9. CPU响应中断的条件是什么？10. 试分析DMA方式与中断

14、方式区别。五、其它题1. I/O地址译码电路如图5-6所示。若要求产生读/写数据的端口地址为3A5H。试问如何在图5-6上设置参加译码的地址线和控制线？图5-6 题1 I/O地址译码电路2. I/O地址译码电路如图5-7所示（低位地址线A0A1与I/O接口芯片相连）。图5-7 题2 I/O地址译码电路先读懂电路原理，然后，回答下述问题：译码电路结构形式？分别指出CS1、CS3、CS4和CS7的地址范围？3某一个微机系统中，有5块I/O接口芯片，每个芯片占有4个端口地址，其端口地址分别为200H203H，204H207H、208H20BH、214H217H和218H21BH，且要求非DMA方式有

15、效。试设计能满足该系统地址使用要求的译码电路。 参考答案一、填空题：1. 存放CPU与外设之间传送的数据信息；存放外设或I/0接口向CPU传送的状态信息；存放CPU向I/0接口或外设传送的控制信息。2. 串行；并行。3. 数据缓冲和锁存功能；接收和执行CPU命令的功能；信号电平转换功能；数据格式变换功能；设备选择功能；中断管理功能。4. 存储器映象寻址方式；I/0指令寻址方式。5. 处理机；专用指令。6. DMA；IOP。7. 主机；外设。8. 总线；外设。9. 无条件传送；查询传送。10. 系统板上的I/O芯片和I/O扩展槽上的接口控制卡。11. 提供I/O芯片的片选信号12. 根据读/写操

16、作来区分二、选择题：1-7 ABAABBA三、判断题：1-5 6-10 11-13 四、问答题： 1.答：I/O接口是使CPU与输入输出设备连接起来并在二者之间正确进行信息交换而专门设计的逻辑电路。I/O端口是接口电路或控制器电路中能被CPU直接访问（读/写）的寄存器地址。2. 答：一个接口电路或控制器电路中一般有命令（端）口，状态（端）口和数据（端）口几种不同的端口。3答：一般来说，I/O接口应具有以下功能：（1） 数据缓冲和锁存功能。此功能是解决速度匹配问题。由数据锁存器或缓冲器完成。（2） 接收和执行CPU命令的功能。此功能是解决相应的控制问题。由接口电路中的控制寄存器完成。（3） 信号

17、电平转换功能。此功能是解决信号匹配问题。由接口电路完成逻辑上、时序配合上以及电平匹配上的转换。（4） 数据格式变换功能。此功能是解决传递数据交换问题。由接口电路中移位寄存器完成。（5） 设备选择功能。微机系统中一般接有多台外设，一种外设又往往要与CPU交换几种信息，因而一个外设接口中通常包含若干个端口，而CPU在同一时间内只能与一个端口交换信息，这时就要借助于接口电路中的地址译码电路对外设进行选择。此功能是解决相应的控制问题。由接口电路中的地址识别电路完成。（6） 中断管理功能。此功能不仅使CPU与外设并行工作，提高CPU的工作效率；而且使微机系统对外具有实时响应功能。属于解决速度匹配和相应的

18、控制问题。由接口中的中断控制器或优先级管理电路完成。4答：为了协调高速CPU与慢速的外设之间的速度匹配，以及避免数据的丢失，接口中一般设有数据锁存器或缓冲器。在输出接口中，一般都要安排锁存器，以便锁存输出数据，使较慢的外设有足够的时间进行处理，避免数据丢失，而CPU和总线可以回头去忙自己的其它工作。 在输入接口中，一般需要安排缓冲隔离环节，如三态门。特别是当有多个外设与CPU进行数据交换时，只有当CPU连通时，才允许某个选定的输入设备才进行数据传输，而其它外设此时数据总线隔离，避免干扰数据的传输。5答：在实际应用有三种情况，因此，I/O地址译码也有三种译码方法。 要求产生单个端口时，采用全译码

19、方法。即所有地址线全部作为译码电路的输入线参加译码。 要求产生多个端口时，采用部分译码方法。即只有高位地址线（或与部分控制线组合）参加译码，产生片选信号，而低位地址线不经过译码电路，直接引入接口芯片，作为产生多个端口（地址范围）之用。 要求产生的端口可变时，采用地址开关的译码方法。在保持译码电路不变的情况下，利用拔动地址开关来改变端口地址。因为地址开关不能直接接到系统地址线上，而必须通过某种中介元件将地址开关的状态（ON/OFF）转移到地址线上去。能够实现这种中介转移作用的有比较器、异或门等。6.答：片选信号由译码电路产生。它的作用是CPU用来在系统中选中某一个接口芯片或控制芯片。其实质是利用

20、信号去打通接口芯片的数据线与系统数据总线的连接。所谓选中，就是两者的数据线接通；所谓未选中，就是两者的数据线断开。7所谓端口共用是指向一个命令口写多个命令字，或多种不同类型的信息（命令、状态）写到同一个端口。解决端口地址共用问题，常采用两种办法。一是在命令字中设置特征位，或设置专门的访问位，根据特征位或访问位的不同，去识别不同的命令，加以执行。二是编写初始化程序时，按先后顺序向同一个命令口写不同的命令字，则命令寄存器可根据这种先后顺序的约定来识别不同的命令。另外，还可采用两种办法相结合的手段解决端口共用问题。一般情况下，一个端口只允许接收一种信息（命令、状态或数据），对于多种不同类型的信息写到

21、同一端口的情况，可采用不同的控制命令来解决。例如有的接口芯处命令口和状态口共一个端口，其解决办法是根据读/写操作来区分。8答：DMA方式是指由专门硬件控制，不需CPU介入，直接由存储器与外设进行数据传送的方式。这种方式不需CPU介入，减少了CPU的开销，能实现高速的数据块传送，提高了效率。但这种方式增加了硬件开销，提高了系统的成本。9答：CPU响应中断的条件视可屏蔽中断和非屏蔽中断有所不同。 对于非屏蔽中断，必须满足二个条件：无总线请求，即在现行指令周期内无总线请求；现行指令执行完毕。对于可屏蔽中断，必须满足三个条件： 无总线请求；中断允许标志IF=1(即CPU允许中断)；现行指令执行完毕。1

22、0答：DMA方式与中断方式的区别在于：（1） DMA方式不是通过执行程序，而是依靠硬件来实现存储器和外设之间的数据传送；而中断方式是通过执行中断服务程序来实现数据传送。（2） CPU对DMA的响应可以在指令执行过程中的任何两个存储周期之间；而CPU对中断的响应则是在执行完一条指令之后。（3） DMA方式只能进行数据传送。而中断方式不仅能进行数据传送，还能处理异常事件。（4） DMA请求的优先权比中断请求高。（5） DMA方式能进行数据块的传送，传输速度快；而中断方式只能按字节进行传送 ，传输速度较慢。五、其它题： 1.答：题目要求产生端口地址3A5H，由此可知是单端口地址译码电路，故采用全译码

23、法，地址线全部参加译码。为了产生3A5H的端口地址，10地址线A9A8A7A6A5A4A3A3A2A1A0的取值应为1110100101B。从图5-6译码电路的组成及与非门、或门电路的工作原理来看，若按这10根地址线的取值输入到图5-6的10个输入端，即可实现3A5H的端口译码。另外，图5-6译码电路有12个输入端，除去10根地址线输入，参加译码之外，还有2个输入端作为控制信号的输入，参加译码。有AEN，和3个控制信号参加译码。具体答案如图5-8所示。图5-8 I/O地址译码电路2答：（1）译码电路类型是多个端口的固定式译码电路；（2）=304H307H， =30CH30FH， =310H31

24、3H， =31CH31FH3答：本题属固定式多个接口电路地址译码电路的设计。要求：设计拥有5个接口电路，每个接口包含4个端口的地址译码电路。其端口地址分别为200H203H，204H207H、208H20BH、214H217H和218H21BH，且要求非DMA方式有效。例6.2：在IBM PC/XT 62芯总线的IRQ2端输入一中断请求信号，该中断请求信号的中断源可由62芯总线CLK 输出的时钟经8253定时/计数器产生，也可由一分频电路直接分频产生。每产生一次中断，要求CPU 响应后在CRT 上显示字符串“THIS IS A 8259A INTRERRUPT！”，中断十次后，主机返回DOS

25、状态，不再响应中断请求。 解： 已知 PC/XT 中8259A 地址为：偶地址20H，奇地址21H，并且使用系统的中断类型号为08H0FH，IRQ2对应的中断类型号为0AH。 程序包括主程序和中断服务程序，程序流程如图6.4所示 (2)分析： 要求5个接口，是多个接口地址译码电路，所以采用部分译码法。从题目给出的范围地址可知每个接口包含4个端口，故留出低2位地址线不参加译码，而让高8位地址参加译码。5个接口，需产生5个片选信号，这可采用3-8译码器来实现。从5个接口的端口地址分配，可知10位地址线的取值如下表所示。0 0 A9 A8A7 A6 A5 A4A3 A2 A1 A00 0 1 0 0

26、 0 0 CB A ？ ？表中最低2位地址线A1A0不参加译码，以？表示。A4A3A23位地址线分别连到74LS138的3个输入端，以CBA表 示。其它高5位地址A9A5分别为10000B，并且固定不变，作为74LS138的控制线。IS A 8259A INTRERRUPT！，OAH，ODH，DATA ENDSCODE SEGMENTASSUME CS：CODE，DS：DATAA9连到G1, A8A5经过 4输入端或非门连到2A上，AEN=0时表示是非DMA方式，AEN 连到2B上。（2）设计根据上述分析，可设计出满足题目要求的端口地址译码电路，如图5-9所示。 图5-9 I/O端口地址译码电路