芯片的电磁兼容性水平在自动化产品中的应用.docx

1、芯片的电磁兼容性水平在自动化产品中的应用芯片的电磁兼容性水平在自动化产品中的应用摘要通常意义上来讲，电磁噪声是电子产品中的集成电路造成的。在一个案例研究中，通过对芯片和附加电缆耦合机制的分析，在印刷电路板上安装自动的微控制器后，它的电磁排放明显减少。通过在半消音室和TEM小室中，对印刷电路板进行近场扫描和更改，发现电磁噪声主要是由电源和输入输出端口产生的。结果显示，连接了铁素体的电源I/O口在临界频率时可以降低10dB的电磁辐射。为降低辐射对集成电路进行改进会进一步研究。关键词：电磁兼容；集成电路；耦合；自动；辐射.介绍时钟电路造成的高频噪声是不可避免的。内部开关所引起的电压和电流的周期性变化

2、致使电源和输入输出端口线在时钟频率及其谐波中产生噪声。这种噪声使得电路板和附加电缆产生辐射。经验表明，在辐射量上，集成电路板良莠不齐。比如，同一个制造商生产出来的微控制器在TEM单元中的辐射量相差10dB以上1。不同制造商或生产技术生产出的集成电路差异就更大2。一个集成电路在一种特殊的电路设计中，其辐射量无法通过测试，却有可能在另一个引脚对引脚兼容的集成电路测试中通过。降低集成电路中像微处理器和存储器元件这样的时钟组件所产生的辐射，对于自动化产品水平的提高非常具有挑战意义。由于利润空间低，因此，像电源、返位、过滤端口、电源线、隔离组件，甚至于公共电源去耦都必须避免多余的成本。这些已经成为了电磁

3、兼容设计实践的“标准”。此外，一旦电子模块和长电缆相连被置于敏感射频接收器的附近，很小的噪声源都会造成影响。因为潜在的敏感性问题，尤其是射频接收器，电子产品的辐射限制比起其他行业要明显严格得多3。电子产品中所出现的问题，正推动着测试和模拟集成电路电磁兼容性的标准化发展。例如，标准IEC61967，就是通过对电容、电感及芯片的管理来测量集成电路的辐射量4。ICEM5和LECCS6模型就是通过控制集成电路能量传输时的噪声来预测网络通信的质量。类似的模型正在运用于对输入输出端口噪声的预测789。标准化的测量和模拟技术不仅是为了让设计工程师能够比较不同的芯片，但也鼓励集成电路制造商生产辐射量较少的芯片

4、。不幸的是，妨碍集成电路电磁兼容性的问题也在阻碍着芯片水平的提高。例如，芯片去耦通常意义上意味着减少辐射，但这种技术在振荡电路的谐振频率下很难奏效。超过了谐振频率，双倍去耦也只能降低6dB的辐射量，而且会增大成本，降低可靠性，额外的栅氧化层也会增大泄露电流的可能性。在某些情况下，加入去耦反而会增大辐射10。同样，自动化集成电路的温度要求必须在-40150之间，这就要求集成电路要有很高的转换速度才能满足所有时序下的温度水平。温度在-40150之间，辐射量在透射电镜下是以5dB为单位的1。目前，我们正在努力降低辐射量，但这个领域的工作，任重而道远。集成电路的辐射问题一直是芯片水平提高的大问题，因此

5、，工程师们还需要在这个领域里加大努力。减少成本和辐射量成为了一种挑战。虽然芯片一旦制成之后，就很难改变其辐射量，但我们可以通过研究噪声产生的机制以及板子的耦合路径来控制辐射量。下面我们介绍一下微处理器是怎么产生辐射的。把微处理器放入透射电镜小室里，通过近场扫描对其引脚电流进行测试。分析结果显示，使用耦合器对印刷电路板只有很小的变化。这种机制是否能降低集成电路的辐射量还在研究中。.辐射量的研究实验是用一个已知辐射量的印刷电路板做的。辐射源是用于高温，通风与空调控制（暖通空调），防抱死制动系统（ABS），电子机械制动，电子稳定控制（ESP）以及其它汽车系统的自动化微处理器。辐射来自于其系统时钟频率

6、及其谐波。下面的实验采用的是内部时钟32MHz的没有I/O口的内部存储体。这种存储体也没有其他能够改变频率的设施。如图1所示，电路板的辐射量是在一个三米长的半消音室里测量的。电路板被放在有泡沫塑料板的转盘上。电力供应是通过一个短电缆连接到直流电源上。辐射量是用一个对数周期天线测量的。天线的输出通过一个50欧姆的同轴电缆连接到一个25dB的前置放大器上。然后再连接到Rohde & Schwartz FSEB频谱分析仪和示波器上。电力供应接口有没有铁夹子的情况都做了测量。实验过程中，旋转实验装置并改变天线极化，以测量不同的辐射值，记录下最大的辐射值。图2显示了辐射量的测量结果。虽然没有按照FCC的

7、B级要求精确测量，但很容易可以看出辐射量已经超出了B级要求的边界值。例如，在96 MHz时，辐射功率为-47 dBm。考虑到25dB放大器，8.2dB（）天线因子，以及离触角的测量距离，在3米测量范围内的结果应该约为40 dBuV。FCC的B类限制是43.5 dBuV。这种装置在电磁兼容测试中很难通过，因为自动化产品的标准要比FCC严格的多，尤其在30-400MHz频段3。辐射量的降低需要我们找到问题的根源。噪声来源是微处理器的时钟频率机器谐波，由于印刷电路板没有别的时钟频率，所以，辐射源自于微处理器。其实微处理器本身在低频率时并不能造成很大的辐射量，因为毕竟芯片结构很小。但是，在印刷电路板与

8、电缆连接后，其电源和输入输出端口会产生电磁场，噪声会因此变大。A. 通过I/O口的耦合如果把I/O口直接连接到电缆线上，那辐射将会是一个很严重的问题。高频开关在低速I/O的噪声有时候会超出印刷电路板的设计者。为了证实噪声是否来自于I/O口并通过其引脚辐射，有人曾经用一米的电缆线直接用铁夹子连接到电源上做过测试。I/O口分别作为高、低电压的输入、输出口。辐射量如图3所示。有电线连接到I/O口是的辐射要比没有电线连接时大得多，正如我们从图2 中看到的一样。I/O口作为输入时的辐射远低于作为输出时的辐射。当输出最高时，其排放量也最高。当I/O口传输高低电压时，在VDDIO或VSSIO之间会产生一个通

9、道，尤其是I/O口作为输出引脚时。由于辐射量会因为输出增加，所以耦合很可能存在于电路板中VDDIO或VSSIO的核心。两种能减少噪声的办法是在I/O口过滤，尤其是输出口，或者在I/O口前缓冲。虽然这些方法会有效，但在有很多个I/O口的情况下会增大成本。所以，或许简单一些的办法会更可取一些。例如，如果噪声在芯片中从VDD到VDDIO会耦合的话，噪声可以通过VDD的去耦减少。这种解决方案被实行之前，我们需要一种更好的耦合机制。在下一节中我们会提出这样一种方案。B. 电源引脚的耦合开关噪声会通过电源引脚电流和电路板耦合。图2示了其原理，其中I/O口并没有连接电缆线。为了进一步说明这种可能性，并更好地

10、理解耦合机制，在半消音室中，对一个用50cm电线和铁夹子连接电源的印刷电路板做了辐射测试，如图4所示。电线在X方向和Y方向都做了测试。如图5所示，辐射在很多频率段，都是一个方向低于另一个方向。这个结果表明电流驱动对于辐射量是一个很重要的因素。电流驱动辐射的原理如图6所示。电流是由功率决定的，通过电路板时，造成了回路中的磁通量。磁通诱导电压驱动了电路板和电缆11。当电缆在同一方向形成回路时辐射就会产生。假定这些电流来自于电源和地引脚，那电流通常就会很大，从板子的一边到另一边是就会形成一个很大的环流。虽然是假设，但也必须引起注意。例如，电源盒地引脚通常会放在一起，它们之间的互感激励高频电流从一个引

11、脚输入，从另一个引脚离开，从而使整个板子的电流抵消。 为了验证这一假设，把微控制器按照IEC67967的要求放在TEM小室里的测试结果如图7所示。正如所料，在同一方向连接到电缆造成的最大辐射在TEM小室中被测试了出来。 通过对电路板的近磁场扫描，找到了共模电流的来源，在1213中介绍了具体的方法。近磁场区域的大小如图8所示。图9和图10是更进一步的示意图。这些数据显示了在两个VDDIO引脚和VSS引脚附近有很强的磁场。按照电流的方向可分为几个阶段。在Y方向域（图9），从VDDIO到VSS引脚的变换表明了其电流的变化。此电流回路较小，不太可能会在印刷电路板上产生共模噪声。在X方向域（图10），相

12、位持续从VDDIO引脚到VSS引脚，表明了一直是从一个方向到另一个方向，这种共模电流就会很大，而且会产生很大的回路面积，从而很大程度上影响PCB的辐射量，尤其是在Y方向上接线时。电流强度被近场循环探测进一步证实。由于微控制器的引脚间距非常小（约0.4mm），电源引脚都是直接连到板子上的，常规的探针是没办法用的。对一个引脚测量的结果并非是这一个引脚产生的，而是附近的多个引脚的综合结果。为了跟好地识别来自于一个引脚的电流，制作了如图11所示的特殊探针。把引脚放入一种有内导体的夹槽。这样就可以区分普通和差模电流，从而区分电感和电容耦合。由于槽很小，所以探针能测出一个引脚产生的电流。通过64MHz（两

13、倍于系统时钟）的近场扫描，发现通过VDDIO的电流为20%，而通过VDD的更多一些。如果VDD和VDDIO在内部很好地去耦，那电流会只限于通过VDD.基于这些结果，减少从VDDIO到VSS的电流或者减少回路面积都会减少辐射。为此，在VDDIO连接电源的地方嵌入一个铁素体，以减少其低频时（约100MHz）的阻抗。嵌入铁素体后的近磁场扫描如图12所示。当电流从VSSIO通过而不是从VDDIO时，芯片的上方有一个很强的磁场。VDDIO和VSSIO引脚相距很近，当测量引脚的近磁场时，如果探针不能通过引线框把引脚包住，测得的结果就会是附近磁场的总和。如图8所示，通过VDDIO进入芯片的电流会受到VSSI

14、O的影响。铁素体迁入后，通过VSSIO的电流就收到了限制。铁素体明显减少了通过VDDIO的电流，整个“共模电流”也会相应减少。正如所料，在TEM小室中，铁素体能减少Y方向上200MHz以下10dB的辐射量（图13），却几乎不影响X方向上的。同样，在半消音室中测量的电线连接在电源Y方向上（图14） 时，频率低于最大频率200MHz可使辐射减少10dB以上。III讨论了解噪声在集成电路、印刷电路板和电缆连接之间的耦合机制对于如何减少辐射是很有用的。耦合可以降低印刷电路板的辐射，但是，耦合机制是很复杂的。然而，电流在低频时在VDDIO嵌入铁素体也会减少辐射量，但效果并不是很明显。如果把VSS引脚安装

15、在板子的左下方，“共模电流”则会明显减少，因为这样就不会使VSS引脚和其它引脚耦合，从而可以减少至少2dB的辐射。，而且，嵌入铁素体也未必会合理，因为它可能会阻止I/O口的正常运行，尤其是多个I/O 口同时切换时。对电流产生辐射的原理的了解，有利于工程师提出新的解决方案。例如，由于耦合是在VDDIO到VSS之间，所以人们不会想到在电源上去耦。对于这块电路板来说，移除所有的去耦电容也只改变了约2dB的辐射。在频率超过200MHz时铁素体对辐射的影响不大，因为在高频时铁素体由于机制不同阻抗较小。图5和图7示出了高频时的耦合机制。对集成电路的近场扫描也下士类似的结果。我们还没有研究这些机制，但它在芯

16、片的LC共振中是一种很合理的假设，电流回路的电感电容耦合对于芯片水平的提高具有主要的作用。 I/O口的辐射量是配置I/O口的依据。当I/O口作为输入口时，在VDDIO输入口嵌入铁素体可以在频率低于200MHz时降低约10dB的辐射量（图16）。当I/O口作为输出口时，嵌入铁素体对辐射的影响不是很大（图17）。这可能是因为相同的电流在通过电线连接到I/O口时，若I/O口作为输入口，辐射是由电流的返位造成的；若 I/O口作为输出口，辐射则是输出口产生的。控制输出口的噪声还是很有挑战意义的。理想的情况下，辐射问题可以通过精心的IC设计。但是，芯片中的耦合问题是很难解决的，因为我们对电流通过引脚时的机

17、制原理了解甚少。对集成电路的特征进行的分析并不能让我们很好地理解耦合机制。分析这些机制，芯片上的电流模型和传输都是通过外部测量的（图18）。切换VDD和VSS之间的电流最好的路径是在芯片上安装一个8.4nF的去耦电容或者通过VDD和VSS引脚关闭芯片。例如，假设板子上的去耦电容是10nF的，在64MHz时，VDD/VSS的阻抗大小为0.25欧姆。从VDD到VDDIO和从VDDIO到VSS的阻抗都是6欧姆左右。通过VDD/VSS的电流是通过VDDIO的很多倍。芯片中去耦电容和电感之间的共振会导致片子中某一阶段的电流测量不出来。模拟VDD和VSS之间的噪声源并没有观察到预测的噪声。初步调查，非线性

18、耦合可能会更有效，例如，一个稳压晶体管从VDD到VDDIO/VSS之间的P+区和P+区。另一种可能性是，电力传输网络的分散性，与阻抗相似，会影响电流的分布。这些还需要进一步的研究和调查。如果我们能够更好地了解耦合机制，那我们就可以更好地设计集成电路，以减少辐射，减少噪声源，消除耦合路径中的噪声电流8。即便耦合路径并不知道，也可以通过异步逻辑14或低功耗逻辑设计15减少辐射和噪声。更好的噪声回路可能是在VDDIO和VSSIO之间去耦，但是这还要考虑到耦合机制。如果在VDD和VSS之间去耦不能解决的话，可以在芯片上加上一个804nF的电容，成本也不算太大。异或还有其它的解决方法8。IV结论了解芯片

19、是如何产生辐射的可以在改善芯片辐射水平的同时提高芯片水平。噪声和耦合机制可以通过在半消音室和TEM小室中近场扫描芯片引脚的电流和电压或其它技术来了解。在这里，辐射主要是由芯片中的电流环路产生的。在多频率的路径中嵌入铁素体可以减少10dB以上的高频电流。这种技术对以芯片设计师来说是很有用的，可以用来减少或消除耦合路径上的噪声源。参考文献1 K. Slattery, J. Muccioli, T. North, “Measuring the radiated emissions from a family of microprocessors using a 1-GHz TEM cell,” IE

20、EE Tran. Electromagnetic Compatibility, Vol. 41, No. 2, May 1999, pp. 146 152.2 M.P. Robinson, T.M. Benson, C. Christopoulos, J.F. Dawson, M.D. Ganley, A.C. Marvin, S.J. Porter, D.W.P. Thomas, J.D. Turner, “Effect of logic family on radiated emissions from digital circuits,” IEEE Tran. Electromagnet

21、ic Compatibility, vol. 40, no. 3, Aug. 1998, pp.288 293.3 General Motors, “General specification for electrical/electronic components and subsystems; Electromagnetic compatibility; Requirement part,” GMW3097.4 International Electro-technical Commission, “IEC 61967: Integrated circuits, measurements

22、of conducted and radiated electromagnetic emissions,” IEC standard, 2002, www.ied.ch.5 International Electro-technical Commission, “IEC 62014-3: Models of integrated circuits for EMI behavioural simulation,” IEC standard, 2002, www.ied.ch6 H. Osaka, O. Wada, T. Kinoshita, Y. Toyota, D. Tanaka, R. Ko

23、ga, “Power current modeling of IC/LSI with load dependency for EMI simulation,” 2003 International Symposium on Electromagnetic Compatibility, vol. 1, 18-22 Aug. 2005, pp. 16 21.7 International Electro-technical Commission, “IEC 62404: I/O interface model for integrated circuits (IMIC),” IEC standar

24、d, 2002, www.ied.ch8 Electromagnetic Compatibility of Integrated Circuits, B. Sonia, R. Mohamed, and E. Sicard, Eds.USA: Springer, 2006.9 Y. Zhiping, S. Huq, V. Arumgham, P. Ilyoung, “Enhancement of IBIS modeling capability in simultaneous switching noise (SSN) and other power integrity related simu

25、lations - proposal, implementation, and validation,” 2005 International Symposium on Electromagnetic Compatibility, vol. 2, 8-12 Aug. 2005, pp. 672 677.10 T. Ostermann, C. Bacher, D. Schneider, W. Gut, C. Lackner, R. Koessl, and R. Hagelauer, “A test-chip to characterize the benefit of on-chip decou

26、pling to reduce the electromgantic emission of integrated circuits,“ 2003 International Symposium on Electromagnetic Compatibility, vol. 1, 11-16 May 2003, pp. 44 47.11 D. Hockanson, J. Drewniak, T. Hubing, T. Van Doren, F. Sha, and M. Wilhelm, Investigation of Fundamental EMI Source Mechanisms Driv

27、ing Common-Mode Radiation from Printed Circuit Boards with Attached Cables, IEEE Trans. on Electromag. Comp., vol. 38, no. 4, Nov. 1996, pp. 557-566.12 J. Shi, M.A. Cracraft, K. P. Slattery, M. Yamaguchi and R.E. DuBroff, Calibration and compensation of near-field scan measurements, IEEE Trans. Elec

28、tromagn. Compat., vol. 47, No. 3, Aug. 2005, pp. 642-650.13 H. Weng, D.G. Beetner, R.E. DuBroff, and J. Shi, Estimation of Current From Near-Field Measurements, proc. of the 2005 IEEE International Symposium on Electromagnetic Compatibility, vol. 1, Aug. 2005, pp. 222-227.14 G.F. Bousesse, G. Sicard, M. Renaudin, “Quasi delay insensitive asynchronous circuite for low EMI,” Proceedings of EMC Compo 04, Angers, France, 2004, pp. 27-31.15 “Low-Power CMOS Design”, A. Chandrakasan, R.W. Brodersen, Eds., New York: IEEE Press, 1998. 1-4244-0293-X/06/$20.00 (c)2006 IEEE 848 Authorized licensed.