带隙基准电压源设计.docx

1、带隙基准电压源设计哈尔滨理工大学 软件学院课程设计报告课 程 大三学年设计题 目 带隙基准电压源设计专 业集成电路设计与集成系统 班 级 集成10-2 班学 生 唐贝贝 学 号 *227 指导老师 董长春 2013年6月28日一.课程设计题目描述和要求二.课程设计报告内容2.1课程设计的计算过程.2.2带隙电压基准的基本原理.2.3指标的仿真验证结果.2.4 网表文件三.心得体会四参考书目.一课程设计题目描述和要求1.1电路原理图：(1).带隙基准电路(2).放大器电路1.2设计指标放大器：开环增益：大于70dB相位裕量：大于60度 失调电压：小于1mV 带隙基准电路：温度系数小于10ppm/

2、 1.3要求1手工计算出每个晶体管的宽长比。通过仿真验证设计是否正确，是否满足指标的要求，保证每个晶体管的正常工作状态。2使用Hspice工具得到电路相关参数仿真结果，包括：幅频和相频特性（低频增益，相位裕度，失调电压）等。3每个学生应该独立完成电路设计，设计指标比较开放，如果出现雷同按不及格处理。4完成课程设计报告的同时需要提交仿真文件，包括所有仿真电路的网表，仿真结果。5相关问题参考教材第六章，仿真问题请查看HSPICE手册。二. 课程设计报告内容 由于原电路中增加了两个BJT管，所以Vref需要再加上一个Vbe，导致最后结果为，最后Vref大概为1.2V，且电路具有较大的电流，可以驱动较

3、大的负载。 2.1课程设计的计算过程1 M8，M9，M10，M11，M12，M13宽长比的计算 设Im8=Im9=20uA (W/L)8=(W/L)9=20uA 为了满足调零电阻的匹配要求，必须有Vgs13=Vgs6 -因此还必须满足(W/L)13=(Im8/I6)*(W/L)6 即(W/L)13/(W/L)6=(W/L)9/(W/L)7 取(W/L)13=27取(W/L)10=(W/L)11=(W/L)13=27因为偏置电路存在整反馈，环路增益经计算可得为1/(gm13*Rb)，若使环路增益小于1，知(W/L)12/(W/L)13 4 故取(W/L)12=4*(W/L)13=1072取CL=

4、2pf3为了满足60DB的相位裕度的要求：Cc 0.22CL=0.44pf 由于设计需求取Cc=4pf4为了版图中的对称性去I5=53uA，I6=107uA5单位增益带宽11MHzUGB=gm1/Cc=11MHz*2又gm6/CL=2.2*UGB=24MHz*2计算得gm1=44us gm6=48us 取gm1=69us gm6=55us6为了消去零点，即将零点移至无穷远处，则调零电阻满足以下公式：gm6*R2=1 得 R2 = 1.44k7M1与M6宽长比的计算由gm1=2Kp(W/L)1*I10.5 取(W/L)2=(W/L)1=20由gm6=2Kn(W/L)6*I6 0.5 取(W/L)

5、6=107 8M3，M4，M5，M7宽长比的计算假设过驱动电压Vov=0.2vI3=I4=0.5Kn（W/L）Vov*Vov 取(W/L)3=(W/L)4=27由偏置电流源与电流的比例关系得：(W/L)5=53 (W/L)7=1079由Vgs13=Vgs12+Im8*Rs Vgs= 得Rs=3.2k2.2带隙电压基准的基本原理带隙电压基准的基本原理：基准电压表达式 ：V+,V-的产生原理：（1）利用了双极型晶体管的两个特性：基极-发射极电压（VBE）电压与绝对温度成反比在不同的集电极电流下，两个双极型晶体管的基极-发射极电压的差值（VBE）与绝对温度成正比（2）双极型晶体管构成了带隙电压基准的

6、核心负温度系数电压：双极型晶体管，其集电极电流（IC）与基极-发射极电压（VBE）关系为其中， 。利用此公式推导得出VBE电压的温度系数为其中， 是硅的带隙能量。 当可得：（3）实现零温度系数的基准电压利用上面的正，负温度系数的电压，可以设计一个零温度系数的基准电压。有以下关系：（4）带隙基准电路参数的设计假设n=8，M=1。M为M5与M1234电流大小之比。并设M1234宽长比为80/3。则4.13,假设R1=4K,R2=18.4K。经过调试得知不同大小的R2与R1会影响带隙基准的温度系数以及电路整体的电流大小，影响后续驱动负载能力，调试过程中会存在一定误差，例如18.4/4=4.6与计算结

7、果有一定差距，但是仿真出的结果较好所以我们使用上述参数。2.3指标的仿真验证结果（1）放大器增益带和相位裕度的仿真放大器的增益是104.54DB;单位增益带宽是5.9474M;相位裕度是62.141度（2）失调电压失调电压为Vos=0V (3)带隙基准准度温度系数TCf是=800u(100*(1.2109+1.2105)/2)=6.6ppm/2.4 网表文件* source bandgapM1 g v- c vdd mp33 L=3u W=60uM2 h v+ c vdd mp33 L=3u W=60u M3 g g 0 0 mn33 L=3u W=80uM4 h g 0 0 mn33 L=3

8、u W=80uM5 c d vdd vdd mp33 L=3u W=160uM6 VOUT h 0 0 mn33 L=3u W=320uM7 VOUT d vdd vdd mp33 L=3u w=320uM8 d d vdd vdd mp33 L=3u W=80uM9 a d vdd vdd mp33 L=3u W=80uM10 d a f 0 mn33 L=3u W=80uM11 a a b 0 mn33 L=3u W=80uM12 f b k 0 mn33 L=3u w=320uM13 b b 0 0 mn33 L=3u W=80u R_R2 h m 1.44k Cc VOUT m 4pC

9、L m VOUT 2pRs 0 k 3.2k*/Bandgap/mp1 Q2ae vout vdd vdd mp33 W=90u L=3ump2 v- vout vdd vdd mp33 W=90u L=3ump3 Q1ae vout vdd vdd mp33 W=90u L=3ump4 v+ vout vdd vdd mp33 W=90u L=3ump5 vref vout vdd vdd mp33 W=90u L=3uQ2a 0 0 Q2ae qvp10 Q2b 0 Q2ae v- qvp10 Q1a 0 0 Q1ae qvp10 m=8Q1b 0 Q1ae Q1be qvp10 m=8Q

10、3 0 0 q3e qvp10 R1 v+ Q1be 4k R2 Vref q3e 18.4k */vdd vdd 0 3.3v.lib c:/lib/hm3524m020025v132.lib tt.lib c:/lib/hm3524m020025v132.lib biptypical.plot v(Vref).op.dc temp -20 80 1 *sweep x 18.2k 18.6k 0.01k.end三心得体会 通过学年设计发现跟多自己的不足，该设计更多是在老师和组员的帮助下完成，在模拟设计方面还有很多的路要走，还有很多的只是要学，很多的不足仍需改进。大学的课程虽然临近结束，可是在接下来的一年的学习不会停止，而且跟多的是靠自己。四参考书目.CMOS模拟集成电路设计（第二版）Phillip E.Allen Douglas R.Holberg著 冯军 李智群 译 王志功 审校