多功能数字钟.docx

1、多功能数字钟1总体设计1.1总体思路的设计：多功能数字钟只要是以数字的形式显示时间，数字时钟系统由主电路和扩展电路两大部分组成的。主电路完成数字钟的基本功能，包括24进制的时位，60进制的分位和60进制的秒位。扩展电路完成数字钟的扩展功能。振荡器是数字钟的核心，振荡器的频率越高，计时精度越高。有555构成的多谐振荡器产生稳定的高频脉冲信号，作为数字钟的时间基准，在经分频器输出标准脉冲.秒计数器满60后向分数器进位，分数器计满60后向小时计数器进位，小时计数器按照“24翻1”规律计数。计数器的输出经译码器送显示器。计时出现误差时可以用校时电路进行校时，校分，校秒。当然，扩展电路必须在主体电路正常

2、运行的情况下才能进行功能扩展，经过这样每一个单元的设计初步可以完成数字钟的设计。1.2基本原理：数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更长的使用寿命，已得到广泛的使用。数字钟实际上是一个对标准频率（1HZ）进行计数的计数电路。脉冲每来1HZ计数器就进1，由于计数的起始时间不可能与标准时间一致，故需要在电路上加一个校时电路。同时必需以标准的1HZ时间信号作为时钟驱动。通常使用石英晶体振荡器电路构成数字钟。图1所示为数字钟的一般构成框图。晶体振荡器电路：晶体振荡器电路给数字钟提供一个频率稳定准确的32768z的方波信号，可保

3、证数字钟的走时准确及稳定。不管是指针式的电子钟还是数字显示的电子钟都使用了晶体振荡器电路。分频器电路：分频器电路将32768HZ的高频方波信号经32768（）次分频后得到1Hz的方波信号供秒计数器进行计数。分频器实际上也就是计数器。时间计数器电路：时间计数电路由秒个位和秒十位计数器、分个位和分十位计数器及时个位和时十位计数器电路构成，其中秒个位和秒十位计数器、分个位和分十位计数器为60进制计数器，而根据设计要求，时个位和时十位计数器为24进制计数器。译码驱动电路：译码驱动电路将计数器输出的8421BCD码转换为数码管需要的逻辑状态，并且为保证数码管正常工作提供足够的工作电流。整点报时电路：一般

4、时钟都应具备整点报时电路功能,即在时间出现整点前数秒内,数字钟会自动报时,以示提醒.其作用方式是发出连续的或有节奏的音频声波,较复杂的也可以是实时语音提示。1.3系统框图：图 1系统原理框图2 单元电路设计2.1 24进制时计数：24进制图74LS160是4位十进制计数器，上图采取置零法，QD QC QB QA=4 2 1 0通过两片74LS160串行连接，右边的引脚15为进位端，当右边计数到9在来一个脉冲时向左进位，左边芯片的与非门接在QB，即，QD QC QB QA=0 0 1 0也就是十进制2，右边芯片与非门连在QC，也就是十进制4，即QD QC QB QA=0 1 0 0，当左边脉冲进

5、位为2，右边为4，也就是计数为24时与非门输出为0，送给清零端，达到置零的目的。因为输出时间非常短，所以24基本不会显示，到23时就变为00.2.2 60进制计数器：由74LS160构成的60进制计数器，将一片74ls160设计成10进制加法计数器，另一片设置6进制加法计数器。如下图所示，两片74ls160按回馈清零法串接而成。秒计数器的十位和个位，输出脉冲除用作自身清零外，同时还作为分计数器的输入脉冲CP1。下图电路即可作为秒计数器，也可作为分计数器。当左边QD QC QB QA=0 1 1 0，也就是十进制6，右边为十进制10，计数器计数到60时与非门输出为0，达到清零的目的，同样不会显示

6、60，到59后变为00.60进制图2.3 校时电路：对校时电路的要求是 :1在小时校正时不影响分和秒的正常计数 。2在分校正时不影响秒和小时的正常计数 。如下图所示，当开关打向下时，因为校正信号和0相与的输出为0，而开关的另一端接高电平，正常输入信号可以顺利通过与或门，故校时电路处于正常计时状态；当开关打向上时，情况正好与上述相反，这时校时电路处于校时状态。与非门可选74LS00，非门则可用与非门2个输入端并接来代替节省芯片。因此实际使用时，须对开关的状态进行消除抖动处理，下图为加2个0.01uF的电容。校时电路图2.4 报时电路：根据要求，电路应在整点前10秒钟内开始整点报时，即当时间在59

7、分50秒到59分59秒期间时，报时电路报时控制信号。当时间在59分50秒到59分59秒期间时，分十位、分个位和秒十位均保持不变，分别为5、9和5，因此可将分计数器十位的QC和QA 、个位的QC和QA及秒计数器十位的QC和QA相与，从而产生报时控制信号。报时电路2.5 秒脉冲电路：通常，数字钟的晶体振荡器输出频率较高，为了得到1Hz的秒信号输入，需要对振荡器的输出信号进行分频。通常实现分频器的电路是计数器电路，一般采用多级2进制计数器来实现。例如，将32768Hz的振荡信号分频为1HZ的分频倍数为32768（），即实现该分频功能的计数器相当于15级2进制计数器。CD4060计数为级进制计数器，可

8、以将32768z的信号分频为z，其内部框图如图2.1所示，从图中可以看出，CD4060的时钟输入端两个串接的非门，因此可以直接实现振荡和分频的功能。CD4060同时构成振荡电路和分频电路。如图14，在MR和RS之间接入振荡器外接组件可实现振荡，并利用时计数电路中多一个2分频器可实现15级2分频，即可得1Hz信号。秒脉冲电路3 仿真结果24进制：60进制：4实验调试：如图59分52秒时的报时电路，通过校时电路把时间调到59分此时发光二极管闪烁。5 总结与体会为期两周的数电课程设计到此基本告一段落了，在刚刚接到任务书时，心里有些紧张，看着看似这么复杂的电路心想这么难我能完全吗？结果证明只要思考了其

9、实并没有那么难。此次我们做的是多功能数字钟。在此次的数字钟设计过程中，更进一步地熟悉了芯片的结构及掌握了各芯片的工作原理和其具体的使用方法。这学期数电实验课我们做了相关的实验，比如N进制的计数。所以在计数模块上面有以前的经验，设计技术模块就得出了正确的结果，比如74LS160，我也得出结论，不同的电路可以实现同样的功能，我们应该设计最简单，最经济，最实用的电路。当然这个不一定所有条件都符合，找到一个最大限度满足各种条件的方案是我们设计的目标。这次我用的仿真软件是Multisim10,之前下载了一个Multisim7，结果好多芯片没有，不得不重新下载一个新的版本。仿真是我们去实验室之前必经的一个

10、阶段，只有仿真正确了，联机才能正确，做的胸有成竹。在做单元电路时我开始一个模块一个模块的设计，结果弄整体电路时突然发现其实没有必要用那么多的门电路，我用一块芯片就可代替若干门电路，比如74LS00是与非门芯片，他就可以代替三个与非门，这样缩小的所占的空间。其次，在去实验室接线时因为好多导线外表看似没有坏，其实里面导线已经断了，所以我们接线之前必须先检查好每一根导线，确保都是完好的，还有每一块芯片也必须经过测试。接线时必须时时刻刻小心翼翼，因为这么多线弄在一起一不小心就会看错了，或者接漏了，任何一根导线的错误都会导致整个电路的错误。因此，细节决定成败。当然，在这次设计中遇到了一些困难，这里要感谢老师们和同学的帮助，让我明白了其中的原理，才顺利完全了数字钟的设计。经过此次设计，我初步学会了Multisim软件的使用，明白了数字钟的工作原理，最后一句：皇天不负有心人，只有有付出就会有回报。6 附录74LS160芯片管脚：74LS00管脚图：7 参考文献1. 康华光主编. 电子技术基础（数字部分），高等教育出 版社。2. 阎 石主编. 电子技术基础（数字部分），清华大学出 版社。3. 任为民主编. 电子技术基础课程设计，中央广播电视大学出版社。 4. 彭介华主编，电子技术课程设计指导，高等教育出版社。 5电子线路设计、实验、测试谢自美主编 华中理工出版8 总机原理图：