毕业设计论文基于FPGA技术的数字存储示波器设计 精品.docx

1、毕业设计论文基于FPGA技术的数字存储示波器设计 精品毕业设计（毕业论文）系 别： 电子与电气工程学院 专 业： 电子信息工程技术 班 级： 学 生 姓 名： 学 生 学 号： 设计（论文）题目： 基于FPGA技术的数字存储示波器设计 指 导 教 师： 设 计 地 点： 起 迄 日 期： 毕业设计（论文）任务书专业 电子信息 班级 姓名 一、课题名称： 基于FPGA技术的数字存储示波器设计 二、主要技术指标： （1） 带宽：100MHz （2）垂直灵敏度：10mv5v/div （3） 水平灵敏度：2.5ns5s/div （4）输入阻抗：1M （5）存储深度：4KB （6）显示：LED （7）通

2、道：单通道 等 三、工作内容和要求：本设计的数据采集采用高速模数转换器ADl674(AD)，直接用FPGA准确定时控制ADC的采样速率，实现整个频段的全速采样。数据的存储采用双口RAM(UT62-256)存储采样量化后的波形数据，同样用FPGA控制RAM的地址线。整个系统采用单通道的方式，信号进来首先经过前端的调理电路把信号电压调整到AD的输入电压范围之内，这里调节电路主要是由信号衰减电路和信号放大电路所组成。调节后的信号再送到AD变换电路里面完成信号的数字化。然后把AD转换后的数据送到FPGA中，并把数据保存到FPGA中的FIFO中，FPGA中的电路主要包括有FIFO、触发系统、峰值检测、时

3、基电路等。 4、主要参考文献：1杨刚、龙海燕现代电子技术一VHDL与数字系统设计M北京：电子工业出版社2004 2侯伯亨、顾新VHDL硬件描述语言与数字逻辑电路设计M西安：两安电子科技人学1999 3潘松下、国栋帅L实用教程M成都：成都电子科技大学出版社2000 4潘松下、黄继业EDA技术实用教程M北京：科学出版社2002 5王振红VHDL数字电路设计与应用实践教程M北京机械工业出版社2003 学 生（签名） 2010年 5月 7日 指 导 教师（签名） 2010年 5月10日 教研室主任（签名） 2010年 5月10日 系 主 任（签名 ） 2010年 5月12日毕业设计（论文）开题报告设计

4、（论文题目）基于FPGA技术的数字存储示波器设计一、选题的背景和意义：高速数字化采集技术和FPGA技术的发展已经对传统测试仪器产生了深刻的影响。数字存储示波器(DS0)是模拟示波器技术、数字化测量技术、计算机技术的综合产物，它主要以微处理器、数字存储器、AD转换器和DA转换器为核心，输入信号首先经AD转换器转换成数字信号，然后存储在RAM中，需要时再将RAM中的内容读出，经DA转换器恢复为模拟信号显示在示波器上，或者通过接口与计算机相连对存储的信号作进一步处理，这样可大大改进显示特性，增强功能，便于控制和智能化。这种DSO中看到的波形是由采集到的数据经过重构后得到的波形，而是加到输入端上信号的

5、波形。本文采用基于FPGA的方式进行数据采集、数据处理等功能的设计。这种设计方案在高速数据采集上具有很多优点，如体积小、功耗低、时钟频率高、内部延时小、全部控制逻辑由硬件完成等，另外编程配置灵活、开发周期短、利用硬件描述语言来编程，可实现程序的并行执行，这将会大大提高系统的性能，有利于在系统设计和现场运行后对系统进行修改、调试、升级等。二、课题研究的主要内容：本设计的数据采集采用高速模数转换器ADl674(AD)，直接用FPGA准确定时控制ADC的采样速率，实现整个频段的全速采样。数据的存储采用双口RAM(UT62-256)存储采样量化后的波形数据，同样用FPGA控制RAM的地址线。UT62-

6、256具有相互独立的数据线、地址线、片选线和读写控制线，它们可对RAM内部的存储单元分时进行读写操作。并且互不影响，解决了高速存储和读取的问题。将所存储的信号通过数模转换器AD767转换，用一台普通示波器显示。该系统资源利用率较高，数据转换和存储采用独立集成芯片；系统控制以FPGA为核心，从而提高了系统的性能，且易于实现系统的升级。三、主要研究（设计）方法论述：根据设计指标要求，基于FPGA的系统结构主要南模数转换、数模转换、FPGA数据处理、数据存储四部分组成。由垂直分辨率大于或等于32点div可失NAD、DA转换器至少8位，系统选用AD976(16位AD转换器)和AD669(16位DA转换

7、器)，由于受PLC IOH数量的影响，AD976和DA669使用其中13位，RAM选HM6264(64k)，时钟采用125kHz，PLC选用EPFl0K10LC843。模拟信号通过AID转换器将信号输入给FPGA，FPGA根据相关指令进行数据存储至RAM或将数据从RAM读出送给DA转换器转换成模拟信号输出。步骤：1、硬件电路的设计与调试 2、软件的设计及调试 3、整体调试与测试四、设计（论文）进度安排：时 间工 作 内 容2010.5.72010.5.20熟悉课题，明确任务要求，调研，收集资料。2010.5.202010.6.1研究本次毕业设计的思路,并制定框架。2010.6.12010.6.

8、15根据框架内容完成设计论文初稿。2010.6.152010.6.18书写设计说明书2010.6.182010.6.25在指导老师的帮助下进行修改，进一步完善初稿最终完成设计。2010.6.252010.7.3祥实相关论点、论据，准备毕业设计的答辩。五、指导教师意见： 指导教师签名： 2010 年 5 月 10 日六、系部意见： 系主任签名： 2010年 5 月 11 日摘要Abstract第1章 前言.11.1 数字存储示波器的发展概况.11.2 本文所做的研究工作.1第2章 示波器的工作原理.32.1 模拟示波器的基本工作原理.32.2 数字存储示波器的工作原理.4第3章 DSP处理器和F

9、PGA的开发过程简介.53.1 DSP处理器的开发过程和应用.53.2 FPGA的开发过程与应用 .6第4章 整体设计方案.84.1 系统整体设计流程图.84.2 整个系统的性能指标.94.3 系统的实现方案.94.4 元器件的选择.11第5章 整个系统硬件设计125.1 前端数据采集部分硬件电路设计.125.2 FPGA外围电路的设计和内部逻辑电路设计.175.3 DSP部分的硬件设计24第6章 系统软件设计.296.1系统初始化296.2数据处理的相关算法336.3波形显示程序35第7章 结束语.37答谢辞参考文献摘要数字存储示波器在仪器仪表领域中占有重要的地位，应用范围相当广泛，所以对示

10、波器的研制有重要的理论和实际意义。本文针对数字存储示波器的设计进行了深入的研究，旨在研制出100MHz带宽的数字存储示波器。从各个方面考虑，选用了DSP、FPGA和单片机的方案来设计整个系统。整个系统采用单通道的方式。信号进来首先经过前端的调节电路把信号电压调整到AD的输入电压范围之内，这里调节电路主要是由信号衰减电路和信号放大电路所组成。调节后的信号再送到AD变换电路里面完成信号的数字化。然后把AD转换后的数据送到FPGA中，并把数据保存到FPGA中的FIFO中，FPGA中的电路主要包括有FIFO、触发系统、峰值检测、时基电路等。由于本文采用FPGA，使得数字存储示波器的设计比较灵活，容易升

11、级。可以根据自己的需要进行相关的改进，例如对外围电路做进一步地扩展。关键词：DSP；FPGA；LCD；单片机；数字存储示波器ABSTRACTDigital storage oscilloscopes play an important role in the field of instrumentation，it has a wide range of applications，the development of the oscilloscope has a very important theoretical and practical significanceIn this paper,

12、 we have do a lot of work to the design of digltal storage oscilloscopeThe goal is aimed at the development of the repeat 100MHz bandwidth digital storage oscilloscopeConsidereing from various aspects，we select DSP,FPGA and microcontroller to design the whole systemThe whole system is single channel

13、The signa that come in from the first front-end have been changed a fit voltage which put into a voltage signal ADFront-end circmts here mainly are composed of by signal attenuation and signal amplifier circuitAfter the front-end,the signals have changes the digital signal the by AD circuitThis data has been sent to FPGA，the data is saved to the FIFO in the FPGAThe main circuit in the FPGA，including FIFO，the trigger system， the peak detection circuit，time-ased circuit，and so onAt the same time，the use of FPGA makes the design more flexible，and easier to upgrade，for example，it is possible t