拔河游戏机.docx

1、拔河游戏机 电子技术课程设计 -拔河游戏机 目 录一、 设计任务以及要求- 3二、 总体框图-3三、 选择器件-4四、 功能模块-15五、 总体设计-20六、 实验感言-21一、 设计任务以及要求1. 设计一个模拟拔河游戏机比赛的逻辑电路。2. 电路使用9个电平指示灯排成一排，开机后只有中间一个点亮，以此作为拔河的中心线。3. 比赛双方各持一个按键，迅速不断的按动产生脉冲，谁按得快，亮点向谁方向移动。每按一次，亮点移动一次。4. 移动到任何一方终端指示灯点亮，这一方得胜，此时双方按键均无作用，输出保持，只有经裁判按动复位后，恢复到中心线。5. 显示器显示胜者的盘数。 二、总体框图1. 设计方案

2、:(1)本课题所设计的拔河游戏机由9电平指示灯排列成一行，开机之后只有中间一个电平指示灯亮，以此作为拔河的中心线。可逆计数器原始状态为0000，经译码后输出中间的电平指示灯亮。游戏双方各持一个按键，迅速地、不断地按动产生脉冲信号，谁按得快，亮点向谁方向移动，每按一次，亮点移动一次。移到任一方终端指示灯点亮，这一方就获胜，此时双方按键均无作用，输出保持，只有经裁判复位后才使亮点恢复到中心线。(2)当一局比赛结束后,由点亮该终点灯的信号使电路封锁加减脉冲信号的作用.即实现电路自锁,使加减脉冲无效。同时，使计分电路自动加分。当两人比赛结束后，裁判可以让计分显示器清零。(3)控制电路部分应能控制由振荡

3、器产生的脉冲信号进入计数器的加减脉冲的输入端，其进入方向则由参赛双方的按键信号决定。2. 电路原理图：图一为拔河游戏机的电路框图模块功能及思路介绍 -本次设计中一共包含了六个模块。（一）、整形电路 整形电路，使A、B二键出来的脉冲经整形后变为一个占空比很大的脉冲，这就减少了进行某一计数时另一计数输入为低电平的可能性，从而使每按一次键都有可能进行有效的计数。（二）、译码电路 拔河开始后中心处二极管首先点亮，当编码器进行加法计数时，亮点向右移，进行减法计数时，亮点向左移。（三）、控制电路指示出谁胜谁负。当亮点移到任何一方的终端时，判该方为胜，此时双方的按键均宣告无效。（四）、胜负显示显示比赛选手各

4、自胜负次数（五）、复位控制 每次比赛结束后裁判能控制让电路回复比赛。也能让显示器归零。三、选择器件1、选择器件： +5V直流电源 5个 单刀双掷开关 4个DCD_HEX 译码显示器 2件CC4514BD 4线16线译码器 1片 CC4518BD 双同步十进制计数器 1片74LS192D 同步二进制可逆计数器 1片74LS00D 与非门 8片74LS08D 与门 2片74LS05D 非门 1片 74LS32D 或门 1片 电阻 1K 4个2、主要器件极其相关功能（1）.4514BD4线16线译码器引脚排列及功能： 4514内部结构图 4514BD管脚图4514BD管脚说明A0A3 数据输入端 I

5、NH 输出禁止控制端LE 数据锁存控制端Y0Y15 数据输出端输入 高电平输出端 输入 高电平输出端 LEINHA3A2A1A0LEINHA3A2A1A0100000YO101001Y9100001Y1101010Y10100010Y2101011Y11100011Y3101100Y12100100Y4101101Y13100101Y5101110Y14100110Y6101111Y15100111Y711 无 101000Y800 输出状态锁定在上一个LE“1”时，A0A3的输入状态 4514BD逻辑功能图（2）、4518BD双十进制同步计数器引脚排列及功能： 4518BD管脚图输入 输出功

6、能 CPREN 01加 计 数 00 加 计 数 0 保持 0 0010 1 全部为“0” 4518逻辑功能表4518BD管脚说明： 1CP、2CP 时钟输入端 1R、2R 清除端1EN、2EN 计数允许控制端1Q01Q3 计数器输出端2Q02Q3 计数器输出端 4518内部结构图（3） 74LS192D 同步二进制可逆计数器简要说明：74LS192 为 可 预 置 的 十 进 制 同 步 加 / 减 计 数 器，其主要电特性的典型值如下：74LS192 32MHz 95mW74LS192 的清除端是异步的。当清除端（MR）为高电平时，不管时钟端（CPD、CPU）状态如何，即可完成清除功能。1

7、92 的预置是异步的。当置入控制端（PL）为低电平时，不管时钟CP的状态如何，输出端（Q0Q3）即可预置成与数据输入端（P0P3）相一致的状态。192 的计数是同步的，靠CPD、CPU同时加在 4 个触发器上而实现。在CPD、CPU上升作用下Q0Q3 同时变化，从而消除了异步计数器中出现的计数尖峰。当进行加计数或减计数时可分别利用CPD或CPU，此时另一个时钟应为高电平。当计数上溢出时，进位输出端（TCU）输出一个低电平脉冲，其宽度为CPU低电平部分的低电平脉冲；当计数下溢出时，错位输出端（TCD）输出一个低电平脉冲，其宽度为CPD低电平部分的低电平脉冲。当把TCD和TCU分别连接后一级的CP

8、D、CPU，即可进行级联。 74LS192管脚图74LS192管脚说明： 当置入控制端（PL）为低电平时，不管时钟CP的状态如何，输出端3，2，6，7即可预置成与数据输入端15，1，10，9相一致的状态。可当成输出端14为置零端 ；11为置数端。3，2，6，7为输出端；14为置零端；5为加法计数端；4为减法计数端 ；12，13分别为进.借位端。 74LS192逻辑符号图 74LS192逻辑功能表 74LS192D内部结构图（4）74LS00与非门 简要说明：74LS00 为四组 2 输入端与非门（正逻辑）。 74LS00芯片中一个门的电路74LS00D引出端符号： 1A4A.1B4B 输入端1

9、Y4Y 输出端 74LS00逻辑图 INPUTOUTPUTABYLLHHLHLHHHHL 74LS00逻辑功能图（5）74LS05D非门 简要说明 ：74LS05 为集电极开路输出的六组反向器，工作电压是5V，它的内部含有6个coms反相器，74LS04的作用就是反相把1变成0INPUT OUTPUTA YLHHL 74LS05逻辑功能图 74LS05逻辑图 74LS05D引出端符号： 1A6A 输入端1Y6Y 输出端(6)74LS32或门 简要说明：74LS32为四组2输入或门（正逻辑）。 74LS32内部结构图74LS32引出端： 1A4B 2A4B 输入端1Y4Y 输出端 74LS32逻

10、辑图 Y=A+B INPUTOUTPUTA B YLLHHLHLHLHHH 74LS32逻辑功能表（7）74LS08与门 简要说明： 74LS08为四组二输入与门（正逻辑）。 74LS08逻辑图引出端符号 1A-4A 1B-4B 输入端1Y-4Y 输出端74LS08逻辑功能图四、 功能模块 1、各模块功能及相关原理图(1) 编码电路的设计：由双时钟二进制同步可逆计数器74LS192D构成，它有2个输入端，4个输出端，能进行加减计数。通过编码器来控制电平指示灯的显示，加计数时向右移动，进行减计数时，向相反方向移动。电路图如下： (2).整形电路设计：由与门74LS08D和与非门74LS00D构成

11、。因74LS192D是可逆计数器，控制加减的CP脉冲分别加至5脚和4脚，此时当电路要求进行加法计数时，减法输入端CPD必须接高电平；进行减法计数时，加法输入端CPU也必须接高电平，若直接由A、B键产生的脉冲加到5脚或4脚，就有很多时机在进行计数输入时另一计数输入端为低电平，使计数器不能计数，双方按键均失去作用，拔河比赛不能正常进行。加一整形电路，使A、B二键出来的脉冲经整形后变为一个占空比很大的脉冲，这就减少了进行某一计数时另一计数输入为低电平的可能性，从而使每按一次键都有可能进行有效的计数。电路图如下图所示：（3）.译码电路：由4线16线译码器4514BD构成。译码器的输出Y0Y15中选9个

12、接电平指示灯，电平指示灯的正端接译码器；这样，当输出为高电平时电平指示灯点亮。比赛准备，译码器输入为0000，Y0输出为1，中心处指示灯首先点亮，当编码器进行加法计数时，亮点向右移，进行减法计数时，亮点向左移。电路图如下图所示：（4）.控制电路：由74LS32和74LS05构成，其作用是指示出谁胜谁负。当亮点移到任何一方的终端时，判该方为胜，此时双方的按键均宣告无效。将双方终端指示灯的正接至异或门的2个输入端，当获胜一方为“1”，而另一方则为“0”，异或门输 出为“1”，经与非门产生低电平“0”，再送到74LS192D计数器的置数端,于是计数器停止计数，处于预置状态，由于计数器数据端D0、D1

13、、D2、D3和输出Q0、Q1、Q2、Q3对应相连，输入也就是输出，从而使计数器对脉冲不起作用。电路图如下图所示：（5）.胜负显示：由计数器CC4518和译码显示器构成。将双方终端指示灯正极经与非门输出后分别接到2个CC4518计数器的EN端，CC4518的两组4位BCD码分别接到实验箱中的两组译码显示器的8、4、2、1插孔上。当一方取胜时，该方终端指示灯发亮，产生一个上升沿，使相应的计数器进行加一计数，于是就得到了双方取胜次数的显示，若1位数不够，则进行2位数的级连。电路图如下： （6）.复位控制：74LS192D的清零端CR接一个电平开关，作为一个开关控制，进行多次比赛而需要的复位操作，使亮

14、点返回中心点。4518BD的清零端RD也接一个电平开关，作为胜负显示器的复位来控制胜负计数器使其重新计数。其中CC4518功能表下表所示：输 入输出功能时钟CP清零RD使能EN1全部为001加计数000保持000102. 仿真结果 整形模块电路仿真图 显示模块电路仿真图 控制模块仿真结果 全电路仿真结果五、总体设计电路图工作原理及部分的连接方式：A,B两人通过开关产生脉冲，经过整形电路后接74LS192D同步二进制可逆计数器，经74LS192D同步二进制可逆计数器对信号进行加减后接译码电路，译码电路译码后显示到电平显示器上。再把胜负电路接到两头最边的电平显示灯上，胜负电路收到胜负信号后显示胜负

15、次数。当比赛结束后由复位控制对显示胜负装置和电平显示灯回复到初始状态。这样就达到了设计目的和要求。总体电路原理图整个电路模拟仿真图六、实验感言敬爱的老师： 您好！经过这段时间的课程设计使我懂得了很多。首先课程设计是培养学生综合运用所学知识,发现.提出.分析和解决实际问题,锻炼实践能力的重要环节,是对学生实际工作能力的具体训练和考察过程. 回顾起此次拔河游戏机课程设计，至今我仍感慨颇多，的确，从选题到定稿，从理论到实践，在这段日子里，可以说的是苦多于甜，但从中获益匪浅. 毕竟在课堂上学习的内容真正能用到实际是有点超乎我们的想象，而且要把理论知识付诸实践确实非一件易事。我从最初的设想设计一个什么样

16、的数字电路到绘制电路图，然后打印排版，最后校正设计中的漏洞与不足。整个过程中我翻阅大量资料，跑遍图书馆各个能找到数电资料的角落，上网查找有关内容，马不停蹄思考如何绘制电路，并和周围同学进行交流。其次让我对数字电子技术基础这门课程有了更深的了解，因为课程设计本身要求将以前所学的理论知识运用到实际的电路设计当中去，在电路的设计过程中，无形中便加深了对数字电子技术基础的了解及运用能力，对课本以及以前学过的知识有了一个更好的总结与理解；以前的数字实验只是针对某一个小的功能设计，而课程设计对我们的总体电路的设计的要求更严格，需要通过翻阅复习以前学过的知识确立了实验总体设计方案，然后逐步细化进行各模块的设

17、计。例如： 4514BD 4线16线译码器的使用原理和作用，还有怎么来选择我们所需要的芯片，从而实现我们所想实现的功能。最后感谢学校给我们这次机会，锻炼了我们的动手能力。通过这次课设让我明白了理论和实际操作之间差距，而且也让我很明确的意识到自己在数电上有很多的知识漏洞，以后应该多钻研一下。从这过程，我锻炼了自己的动手能力，独立思考能力，分析实践能力，并学会了把自己的设计经验和思路拿出来与大家分享。再次感谢柴老师的辅导以及同学的帮助。“纸上得来终觉浅，绝知此事要躬行”，由此看来实践的重要，短短两星期的课程设计，学到了很多的东西，最重要的是我自己动手把我学习的知识用于实践，做出成功的作品，这才算真正学习到了东西。总之，这次实验我收获颇多。实践是获得知识的一种最好的手段！ 这次课程设计是我做的最为努力的一次，也是对我帮助最大的一次。学生：张堰朝 2009/12/12