浙江工业大学计算机组成考试要点.docx

1、浙江工业大学 计算机组成 考试要点计算机组成原理复习大纲1. 计算机的硬件组成包含五大功能部件：存储器，运算器，控制器，输入设备，输出设备2. 定点数和浮点数的表示3. 数的原码、反码、补码表示。正数相同，负数取反加14. 定点加减运算、溢出检测方法 1. 双符号位2. 单符号位5. 逻辑运算 逻辑非，加，乘，异：例题： 某加法器进位链小组信号为C4C3C2C1，低位来的进位信号为C0，请分别按下述两种方式写出C4C3C2C1的逻辑表达式： 串行进位方式 并行进位方式解 ： （1）串行进位方式：C1 = G1 + P1 C0 其中： G1 = A1 B1 ，P1 = A1B1C2 = G2 +

2、 P2 C1 G2 = A2 B2 ，P2 = A2B2 C3 = G3 + P3 C2 G3 = A3 B3 , P3 = A3B3C4 = G4 + P4 C3 G4 = A4 B4 , P4 = A4B4 (2) 并行进位方式：C1 = G1 + P1 C0 C2 = G2 + P2 G1 + P2 P1 C0C3 = G3 + P3 G2 + P3 P2 G1 + P3 P2 P1 C0C4 = G4 + P4 G3 + P4 P3 G2 + P4P3 P2 G1 + P4 P3 P2 P1 C0其中 G1G4 ，P1P4 表达式与串行进位方式相同。6. 浮点加减运算，浮点数的溢出判别

3、0操作数检查，对阶（小阶对大阶），尾数进行加减运算，结果规格化并舍入处理舍入（直接删除），尾数溢出（尾数右移，阶码加1，最低位从最右端移除）7. 存储器容量的扩展：字扩展和位扩展。1. 计算需求（需多少片）2. 各芯片（组）的地址分配 *3. 画出各片（组）的地址、数据、片选、R/W信号线连接8. 随机存储器分为2种，其中哪一种需要动态刷新？静态读写存储器（SRAM） 快，容量小动态读写存储器（DRAM） 容量大，电容式（须刷新）集中式刷新（每个刷新周期都被刷新，周期间后半时间用于刷新，死区，无法读/写。），分散式刷新（刷新在每一次读写周期中，可能造成重复刷新），异步刷新（固定几次刷新）9.

4、主存的技术指标存储容量，存取时间，存储周期，存储器带宽10. 主存储器和CPU之间增加高速缓冲存储器的主要目的是什么？为了解决cpu和主存直接速度不匹配 （工作原理:基于程序和数据访问的局部性cpu/cache间：字为单位 cache/主存:块为单位命中率h，访问效率e=tc/ta，平均访问时间：ta） 11. Cache与主存间的地址映像方式有3种：全相联映射（主存的每一块都能复制到cache的任何一块）、直接（一个主存块智能复制到cache的一个特殊行上）、组相联12. 在物理构成上，存储器系统通常分为3层：高速缓存-主存-辅存13. 一条指令由哪几部分构成？（指令格式）操作码字段（OP）

5、+地址码字段（A）14. 指令的寻址和操作数的寻址方式主要有哪些？指令寻址：顺序寻址和跳跃寻址操作数寻址：隐含寻址，立即寻址，直接寻址，间接寻址，寄存器寻址，寄存器间接寻址，偏移寻址（相对寻址，基址寻址，变址寻址），段寻址方式，堆栈寻址。15. 确定不同寻址方式下的有效地址。P11416. 中央处理器CPU的基本组成。运算器+cache+控制器17. CPU中的主要寄存器有哪些？作用？P128数据缓冲寄存器（DR）：暂存ALU运算结果指令寄存器（IR）：保存当前正在执行的一条指令程序计数器（PC）：用来存放正在执行的指令的地址，或下一条指令的地址数据地址寄存器（AR）：保存当前cpu所访问的数

6、据cache存储器单元地址通用寄存器（R0R3）：为ALU提供工作区状态字寄存器（PSW）：保存算数指令和逻辑指令运算或测试结果建立的各种条件代码18. CPU中用来存放现行指令的是什么寄存器？指令寄存器（IR）19. 控制器可分为两种：微程序控制器和组合逻辑控制器。P145微程序控制器：基本思想：仿照解题的方法，把操作控制信号编制成微指令，存放到控制存储器里，运行时，从控存中取出微指令，产生指令运行所需的操作控制信号。从上述可以看出，微程序设计技术是用软件方法来设计硬件的技术。简版：将微操作序列代码化，存放于控制存储器中执行指令时，依次读取微指令，产生控制信号硬连线控制器的基本思想是：某一微

7、操作控制信号是指令操作码译码输出、时序信号和状态条件信号的逻辑函数，即用布尔代数写出逻辑表达式，然后用门电路、触发器等器件实现20. 微程序控制器的组成原理框图。P14721. 什么是微指令？说明机器指令与微指令的区别。指令，即指机器指令，是计算机执行某种操作的命令。每一条指令可以完成一个独立的算术运算或逻辑运算操作。控制部件通过控制线向执行部件发出各种控制命令，通常把这种控制命令叫做微命令，而一组实现一定操作功能的微命令的组合，构成一条微指令。许多条微指令组成的序列构成了微程序，微程序则完成对指令的解释执行。微指令：把在同一CPU周期内并行执行的微操作控制信息，存储在控制存储器里，称为一条微

8、指令（它是若干微命令的组合，存放在一个控制存储器单元中。一条微指令通常至少包含两大部分信息：操作控制字段，又称微操作码字段，用以产生某一步操作所需的各个微操作控制信号。顺序控制字段，又称微地址码字段，用以控制产生下一条要执行的微指令地址。）微周期：读取一条微指令并执行所需的时间微命令：控制部件向执行部件发出的各种控制命令叫作微命令，它是构成控制序列的最小单位。微操作：微命令的操作过程，由微命令控制实现的最基本操作22. 什么是处理机字长？（机器字长是指计算机能直接处理的二进制数据的位数，决定了计算机的运算精度。通常与主存单元的位数一致）处理机运算器中一次能够完成二进制运算的位数。23. 双总线

9、结构机器的数据通路。P140 24. 流水CPU、并行处理技术，流水线中的主要问题流水方式CPU：指令部件、指令队列、执行部件指令流水线指令队列：FIFO执行部件：可以有多个采用流水线方式构成的算术逻辑部件构成，可以将定点运算部件和浮点运算部件分开。并行处理技术（广义含义）：只要在同一时刻（同时性）或在同一时间间隔内（并发性）完成两种或两种以上性质相同或不同的工作，他们在时间上相互重叠，都体现了并行性三种形式1、时间并行（重叠）：让多个处理过程在时间上相互错开，轮流使用同一套硬件设备的各个部件，以加快硬件周转而赢得速度，实现方式就是采用流水处理部件2、空间并行（资源重复）：以数量取胜，它能真正

10、的体现同时性，LSI和VLSI为其提供了技术保证。3、时间+空间并行，Pentium中采用了超标量流水线技术。流水线中的主要问题： 资源相关：多条指令进入流水线后在同一时钟周期内争用同一功能部件。 解决办法：后边指令拖一拍再推进；增设一个功能部件 数据相关RAW(Read After Write)后面指令用到前面指令所写的数据WAW(Write After Write)两条指令写同一个单元在简单流水线中没有此类相关，因为不会乱序执行WAR(Write After Read)后面指令覆盖前面指令所读的单元在简单流水线中没有此类相关 解决办法：可以推后后继指令对相关单元的读操作设置相关的直接通路（

11、Forwarding） 控制相关 引起原因：转移指令 解决办法：延迟转移法，转移预测法25. 总线的特性、单总线结构、多总线结构总线是构成计算机系统的互联机构，是多个系统功能部件之间进行数据传送的公共通路。总线的特性可分为：物理特性、功能特性、电气特性、时间特性。 物理特性：总线的物理连接方式（根数、插头、插座形状，引脚排列方式） 功能特性：每根线的功能（数据线、地址线、控制线） 电气特性：每根线上信号的传递方向及有效电平范围。 时间特性：规定了每根总线在什么时间有效。单总线：使用一条单一的系统总线来连接CPU、内存和I/O设备。多总线：在CPU、主存、I/O之间互联采用多条总线 26. 总线

12、的信息传送方式串行传送：a) 使用一条传输线b) 主要优点是成本比较低廉c) 缺点就是速度慢并行传送：d) 每一数据位需要一条传输线分时传送：e) 总线复用（某传输线上既传地址信息，又传数据信息）或是共享总线的部件分时使用总线27. 总线的仲裁方式集中式仲裁:仲裁方式必有一个中央仲裁器，它受理所有功能模块的总线请求，按优先原则或公平原则。分布式仲裁:分布式仲裁不需要中央仲裁器，每个功能模块都有自己的仲裁号和仲裁器。集中式仲裁：每个功能模块有两条线连到总线控制器请求信号线BR授权信号线BGBS表示总线使用情况：1为使用中，0为空闲 集中式仲裁有三种：1、 链式查询方式2、计数器定时查询方式3、独

13、立请求方式链式查询方式：BG串连 离中央仲裁器最近的设备具有最高优先权，离总线控制器越远，优先权越低。 优点：只用很少几根线就能按一定优先次序实现总线控制，并且这种链式结构很容易扩充设备。 缺点：是对询问链的电路故障很敏感，优先级固定。计数器定时查询方式： 通过BR线发出总线请求； BS线为0时，计数器开始计数，计数值通过一组地址线发向各设备； 当计数值与请求总线的设备地址一致时，BS置1，获得总线使用权； 每次计数可以从“0”开始，也可以从中止点开发始。计数器的初值可用程序来设置，以方便地改变优先次序。在独立请求方式中：每个设备均有一对总线请求线BRi和总线授权线BGi。 总线仲裁器中有一个

14、排队电路，它根据一定的优先次序决定首先响应哪个设备的请求，发出授权信号BGi。 独立请求方式的优点是响应时间快，对优先次序的控制相当灵活。因此当代总线标准普遍采用该方式。分布式仲裁：不需要中央仲裁器，而是多个仲裁器竞争使用总线。 当它们有总线请求时，把它们唯一的仲裁号发送到共享的仲裁总线上，每个仲裁器将仲裁总线上得到的号与自己的号进行比较。 如果仲裁总线上的号大，则它的总线请求不予响应，并撤消它的仲裁号。 最后，获胜者的仲裁号保留在仲裁总线上。显然，分布式仲裁是以优先级仲裁策略为基础。28. 什么是总线的定时？同步定时和异步定时总线定时 总线的信息传送过程：请求总线、总线仲裁、寻址、信息传送、

15、状态返回。 总线定时：是指事件出现在总线上的时序关系。 同步定时： 异步定时：总线定时是总线系统的又一核心问题之一。为了同步主方、从方的操作，必须制订定时协议，通常采用同步定时与异步定时两种方式 在同步定时协议中，事件出现在总线上的时刻由总线时钟信号来确定，总线周期的长度是固定的。 在异步定时协议中，后一事件出现在总线上的时刻取决于前一事件的出现，即建立在应答式或互锁机制基础上，不需要统一的公共时钟信号。 在异步定时中，总线周期的长度是可变的。当代的总线标准大都能支持以下数据传送模式：读/写操作；块传送操作； 写后读、读修改写操作；广播、广集操作。29. 单总线、多总线结构的性能特点？单总线结

16、构特点：被限定在一个被所有设备所能承受的通用时钟频率（Clock Frequency）上面，系统的整体性能不高。在单总线结构中，要求连接到总线上的逻辑部件必须高速运行，以便在某些设备需要使用总线时，能迅速获得总线控制权；而当不再使用总线时，能迅速放弃总线控制权。否则，由于一条总线由多种功能部件共用，可能导致很大的时间延迟。30. CPU与I/O之间数据传输的控制方式有： 1、程序查询方式 P239 2、程序中断方式P242 （由软件和硬件共同实现）3、直接内存访问方式（DMA）P253 4、通道方式P261 由硬件实现31. I/O接口的主要功能：P192控制，缓冲，状态，转换，整理，程序中断

17、。 32. I/O地址编址方式有哪些？各有什么优缺点？独立编制方式：I/O与存储器分别编址（存储器和I/O端口在两个独立的地址空间中） (1)优点：I/O端口的地址码较短，译码电路简单，存储器同I/O端口的操作指令不同，程序比较清晰；存储器和I/O端口的控制结构相互独立，可以分别设计(2)缺点：需要有专用的I/O指令，程序设计的灵活性较差统一编制方式：I/O与存储器一起编址（存储器和I/O端口共用统一的地址空间，当一个地址空间分配给I/O端口以后，存储器就不能再占有这一部分的地址空间）(1)优点：不需要专用的I/O指令，任何对存储器数据进行操作的指令都可用于I/O端口的数据操作，程序设计比较灵

18、活；由于I/O端口的地址空间是内存空间的一部分，这样，I/O端口的地址空间可大可小，从而使外设的数量几乎不受限制(2)缺点：I/O端口占用了内存空间的一部分，影响了系统的内存容量；访问I/O端口也要同访问内存一样，由于内存地址较长，导致执行时间增加33. 什么是程序查询方式、中断方式和DMA方式？程序查询方式是CPU管理I/O设备的最简单方式，CPU定期执行设备服务程序，主动来了解设备的工作状态。这种方式浪费CPU的宝贵资源。程序中断方式是各类计算机中广泛使用的一种数据交换方式。当某一外设的数据准备就绪后，它“主动”向CPU发出请求信号。CPU响应中断请求后，暂停运行主程序，自动转移到该设备的

19、中断服务子程序，为该设备进行服务，结束时返回主程序。中断处理过程可以嵌套进行，优先级高的设备可以中断优先级低的中断服务程序。DMA,全称为存储器直接读取，它是一种机制，用以实现I/O设别与进程之间的数据异步传输。（描述性回答，重点在于异步传输）DMA基本思想是：通过硬件控制实现主存与IO设备间的直接数据传送，在传送过程中无需CPU的干预。数据传送是在DMA控制器控制下进行的。优点：速度快。有利于发挥CPU的效率。 DMA方式采用以下三种方法：停止CPU访内；周期挪用（适用于I/O设备的额读写周期大于内存的存取周期）需要外设申请总线，所以前面的那句话；DMA与CPU交替访内。DMA控制器按其组成

20、结构，分为选择型和多路型两类。（适用于CPU的工作周期大于内存的工作周期，这时候总显得适用全是分时适用的，有分时控制！）34. 中断的过程。P24235. 什么是中断向量?中断向量： 当CPU响应中断时，由硬件直接产生一个固定的地址(即向量地址) 由向量地址指出每个中断源设备的中断服务程序入口，这种方法通常称为向量中断。36. 单级中断、多级中断单级中断的概念：所有中断源属于同一级，离CPU越近，优先级越高。中断源的识别：串行排队链法多级中断的概念 ： 每级有一个中断优先权 一维多级中断和二维多级中断 多级中断源的识别：1、中断优先排队电路 2、中断向量产生电路常用的提高的带宽的方法：1多模交

21、叉存储结构 2双端口存储器 3提高系统内部总线位数 或者提高CPU内部设备的处理速度。分诺依曼计算机体系的设计思想：单级中断的全过程！胖子卖肉所得！指令和数据都用二进制代码存放在内存中，从时空观角度回答CPU如何区分读出的代码是指令还是数据。解：计算机可以从时间和空间两方面来区分指令和数据，在时间上，取指周期从内存中取出的是指令，而执行周期从内存取出或往内存中写入的是数据，在空间上，从内存中取出指令送控制器，而执行周期从内存从取的数据送运算器、往内存写入的数据也是来自于运算器。为什么多提交叉存储器能实现并行流水线技术：因为对于一个模块来说 从CPU给出命令独处信息需要一个存储周期时间，而对CPU来说，一个存储周期内可以访问若干的模块，模块的读写过程将重叠，所以这样可以实现并行存储器结构。注意：总线的传输时间t和T 比值的倒数m称为交叉存取度，模块数必须大于它才能实现，这样做是为了保证某模块经过mt的时间后，上次的存取操作已经完成。 画图说明现代计算机系统的层次结构。P13-145级高级语言级编译程序4级汇编语言级汇编程序3级操作系统级操作系统2级一般机器级微程序1级微程序设计级直接由硬件执行