数电实验.docx

1、数电实验数字电子技术基础实验实验一 集成逻辑门电路的参数测试实验目的1、掌握TTL型和CMOS型集成与非门主要参数的测试方法。2、熟悉数字电路实验装置的结构、基本功能和使用方法。仪器设备1、+5V直流电源；2、逻辑电平开关；3、逻辑电平显示器；4、直流数字电压表；5、直流毫安表；6、74LS20、1K、10K电位器，200电阻器(0.5W)；CC4011实验原理1、本实验采用四输入双与非门74LS20，即在一块集成块内含有两个互相独立的与非门，每个与非门有四个输入端。其逻辑框图、符号及引脚排列如图1-1(a)、(b)、(c)所示。图1-1 74LS20逻辑框图、逻辑符号及引脚排列2、TTL与非

2、门的主要参数(1)低电平输出电源电流ICCL和高电平输出电源电流ICCH它们的大小标志着器件静态功耗的大小。器件的最大功耗为PCCL=UCCICCL。ICCL和ICCH测试电路如图1-2(a)、(b)所示。(2)低电平输入电流IiL和高电平输入电流IiH。在多级门电路中，IiL相当于前级门输出低电平时，后级向前级门灌入的电流，因此它关系到前级门的灌电流负载能力，即直接影响前级门电路带负载的个数。 在多级门电路中，IiH相当于前级门输出高电平时，前级门的拉电流负载，其大小关系到前级门的拉电流负载能力。由于IiH较小，难以测量，一般免于测试。IiL与IiH的测试电路如图1-2(c)、(d)所示。图

3、1-2 TTL与非门静态参数测试电路图(3)扇出系数N0扇出系数N0是指门电路能驱动同类门的个数，它是衡量门电路负载能力的一个参数，门电路有两种不同性质的负载，即灌电流负载和拉电流负载，因此有两种扇出系数，即低电平扇出系数N0L和高电平扇出系数N0H。通常IiHIiL，则N0HN0L，故常以N0L作为门的扇出系数。N0L的测试电路如图1-3所示，调节RL使U0L= 0.4V，此时的I0L就是允许灌入的最大负载电流，即，通常N0L8(4)电压传输特性门的输出电压u0随输入电压ui而变化的曲线u0=f(ui)称为门的电压传输特性。测试电路如图1- 4所示，调节RW，逐点测得Ui及U0，然后绘成曲线

4、。 图1-3 扇出系数测试电路 图1-4 传输特性测试电路(5)平均传输延迟时间tpdtpd是衡量门电路开关速度的参数，它是指输出波形边沿的0.5Um至输入波形对应边沿0.5Um点的时间间隔，如图1-5所示。(a)传输延迟特性 (b)tpd的测试电路图1-5 传输延迟特性图1-5(a)中的tpdL为导通延迟时间，tpdH为截止延迟时间，平均传输延迟时间为 (1-2)tpd的测试电路如图1-5(b)所示，由于TTL门电路的延迟时间较小，直接测量时对信号发生器和示波器的性能要求较高，故实验采用测量由奇数个与非门组成的环形振荡器的振荡周期T来求得。其工作原理是：假设电路在接通电源后某一瞬间，电路中的

5、A点为逻辑“1”，通过三级门的延迟后，使A点由原来的逻辑“1”变为逻辑“0”；再经过三级门的延迟后，A点电平又重新回到逻辑“1”。电路中其它各点电平也跟随变化。说明使A点发生一个周期的振荡，必须经过6级门的延迟时间。因此平均传输延迟时间为 (1-3)TTL电路的tpd一般在10ns40ns之间。3、CMOS与非门的主要参数CMOS与非门主要参数的定义及测试方法与TTL电路相仿，从略。实验过程1、74LS20主要参数的测试(1)分别按图1-2、1-3、1-5(b)接线并进行测试,将测试结果记入表1-1中。(2)按图1-4接线，调节电位器RW，使ui从0V向高电平变化，逐点测量ui和uo的对应值，

6、记入表1-2中。2、CMOS与非门CC4011参数测试(方法与TTL门电路相同)(1)测试CC4011一个门的ICCL、ICCH、IiL、IiH。(2)测试CC4011一个门的传输特性(一个输入端作信号输入，另一个输入端接逻辑高电平)。(3)将CC4011的三个门串接成环形振荡器，用示波器观测输入、输出波形，并计算出tpd值。原始纪录表1-1ICCL(mA)ICCH(mA)IiL(mA)I0L(mA)N0=IOL/IiLTpd=T/6(ns)表1-2Ui(V)00.20.40.60.81.01.21.41.61.82.02.53.0Uo(v)Ui(V)3.54.04.55.0Uo(v)数据处理

7、 1、计算N0及Tpd。2、画出实测的电压传输特性曲线。结果分析1、整理实验结果，并对结果进行分析。问题讨论1、TTL门电路和CMOS门电路闲置输入端的处理方法。实验二 集成逻辑门电路功能测试实验目的1、熟悉数字电路实验箱中各种装置的使用方法。2、掌握TTL型和CMOS型集成门电路的逻辑功能的测试方法。仪器设备1、+5V直流电源；2、逻辑电平开关；3、逻辑电平显示器；4、74LS00 74LS02 74LS04 74LS54 CC4011 CC4001。实验原理1、集成逻辑门电路本实验中所用集成门电路有与非门(集成块型号为74LS00，内含4个二输入端与非门)、或非门(集成块型号为74LS02

8、，内含4个二输入端或非门)、非门(集成块型号为74LS04，内含6个非门)、与或非门(集成块型号为74LS54，内含1个十输入端的与或非门)。(a)与非门 (b)或非门 (c)非门 (d)与或非门图2-1 逻辑功能符号图2、门电路的逻辑函数式：与非门：Y=AB(二输入端)或非门：Y=A+B(二输入端)非门：Y=A与或非门：Y=AB+CD(四输入端)异或门：同或门：实验过程1、测试与非门逻辑功能 选用型号为74LS00的集成块，A、B接电平开关，Y接电平显示器，数据填入表2-1。2、测试或非门逻辑功能选用型号为74LS02的集成块，A、B接电平开关，Y接电平显示器，数据填入表2-2。3、测试非门

9、(反相器)功能选用型号为74LS04的集成块，A接电平开关，Y接电平显示器，数据填入表2-3。4、与或非门功能测试选用型号为74LS54的集成块，该集成块为四路2-3-3-3输入与或非门，如图2-2所示，A、B、I、J接电平开关，Y接电平显示器，C、D、E、F、G、H接地，数据填入表2-4。 图2-2 74LS54逻辑运算5、异或门功能测试选用型号为74LS00和74LS04的集成块，按图2-3接线，数据填入表2-5。图2-3 异或逻辑运算6、同或门功能测试选用型号为74LS00和74LS04的集成块，按图2-4接线，数据填入表2-6。图2-4 同或逻辑运算原始纪录表2-1输入端输出端ABLE

10、D状态Y00011011表2-2输入端输出端ABLED状态Y00011011表2-3输入端输出端ALED状态Y01表2-4输入端输出端34591011121213LED状态Y010100111001100010110001000010表2-5输入端输出端ABLED状态Y00011011表2-6输入端输出端ABLED状态Y00011011数据处理1、根据几种集成门电路的相关测试结果，分析其逻辑功能。结果分析1、整理实验数据，分析实验结果。问题讨论1、查阅附录部分关于TTL、CMOS型电路互连的注意事项。实验三 组合逻辑电路的分析与设计实验目的1、掌握组合逻辑电路的分析方法。2、掌握组合逻辑电路的

11、设计与测试方法。仪器设备1、+5V直流电源；2、逻辑电平开关；3、逻辑电平显示器；4、CC40112 (74LS00) CC40123 (74LS20) CC4030 (74LS86) CC4081(74LS08) 74LS542 (CC4085) CC4001 (74LS02)实验原理1、一位全加器全加器的逻辑图及符号见图3-1，该电路接时选用74LS54、74LS86、74LS00集成块。图3-1其逻辑表达式为： Sn=AnBnCn-1Cn=(AnBn)Cn-1+AnBn2、四位全加器本实验中所使用的四位全加器型号为74LS283、其外引线排列图见附录部分。74LS283是一个内部超前进位

12、的高速四位二进制串行进位全加器。它能接收两个四位二进制数(A4A3A2A1、B4B3B2B1)和更低位的进位输入(C0)，对每一位产生二进制和(4321)输出，并产生从最高有效位(第4位)产生的进位输出(C4)。74LS83的内部结构逻辑图如图3-2。3、一位数码比较器该电路可以用来比较两个一位二进制数的大小，电路如图3-3，选用74LS00、74LS02集成块。图3-2 74LS283的内部结构逻辑图图3-34、四位原码/反码转换器图3-4 四位原码/反码转换器5、组合逻辑电路设计(1)组合逻辑电路设计基本流程：设计要求真值表逻辑表达式(或卡诺图)简化逻辑表达式逻辑图实验验证。(2)组合逻辑电路设计举例用“与非”门设计一个表决电路。当四个输入端中有三个或四个为“1”时，输出端才为“1”。设计步骤：根据题意列出真值表如表3-1所示，再填入卡诺图表3-2中。由卡诺图得出逻辑表达式，并演化成“与非”的形式：Z = ABC+BCD+ACD+ABD _ = ABCBCDACDABC根据逻辑表达式画出用“与非门”构成逻辑电路如图3-5所示。表3-1A0000000011111111B0000111100001111C0011001100110011D0101010101010101Z000000010