哈工大电信数字电路上机实验1.docx

1、哈工大电信数字电路上机实验1Harbin Institute of Technology数字逻辑电路与系统课程名称： 数字逻辑电路与系统 注：本报告仅供参考班级：姓名：学号：指导教师：哈尔滨工业大学 2015年 4月实验一组合逻辑电路的设计与仿真2.1 实验要求本实验练习在Maxplus II环境下组合逻辑电路的设计与仿真，共包括5个子实验，要求如下：节序实验内容要求2.2三人表决电路实验必做2.3译码器实验必做2.4数据选择器实验必做2.5101序列检测电路实验必做2.61的个数计算电路实验选做2.2三人表决电路实验2.2.1 实验目的1. 熟悉MAXPLUS II原理图设计、波形仿真流程2

2、. 练习用门电路实现给定的组合逻辑函数2.2.2 实验预习要求1. 预习教材第四章组合逻辑电路2. 了解本次实验的目的、电路设计要求2.2.3 实验原理设计三人表决电路，其原理为：三个人对某个提案进行表决，当多数人同意时，则提案通过，否则提案不通过。输入：A、B、C，为1时表示同意，为0时表示不同意；输出：F，为0时表示提案通过，为1时表示提案不通过；电路的真值表如下：ABCF00000010010001111000101111011111要求使用基本的与门、或门、非门在MAXPLUS II环境下完成电路的设计与波形仿真。2.2.4 实验步骤1. 打开MAXPLUS II, 新建一个原理图文件

3、，命名为EXP2_2.gdf。2. 按照实验要求设计电路，将电路原理图填入下表。三人表决电路原理图3. 新建一个波形仿真文件，命名为EXP2_2.scf，加入所有输入输出信号，并绘制输入信号A、B、C的波形（真值表中的每种输入情况均需出现）。4. 运行仿真器得到输出信号F的波形，将完整的仿真波形图（包括全部输入输出信号）附于下表。三人表决电路仿真波形图2.3 译码器实验2.3.1实验目的熟悉用译码器设计组合逻辑电路，并练习将多个低位数译码器扩展为一个高位数译码器。2.3.2实验预习要求1. 预习教材4-2-2 译码器一节2. 了解本次实验的目的、电路设计要求2.3.3实验原理译码器是数字电路中

4、的一种多输入多输出的组合逻辑电路，负责将二进制码或BCD码变换成按十进制数排序的输出信息，以驱动对应装置产生合理的逻辑动作。商品的译码器品种较多，有2-4线、3-8线、4-10线及4-16线等。本实验练习对双2-4线译码器74LS139的扩展，并用其实现特定的组合逻辑。74LS139包含两个2-4线译码器，其输入输出如下：输入A1,B1译码器1的地址输入G1N译码器1的使能A2,B2译码器2的地址输入G2N译码器2的使能输出Y10N, Y11N,Y12N, Y13N译码器1的输出端Y20N, Y21N,Y22N, Y23N译码器2的输出端74LS139中译码器1真值表如下：输入输出G1NB1A

5、1Y13NY12NY11NY10N1-1111000111000111010101011011011174LS139中译码器2真值表如下：输入输出G2NB2A2Y23NY12NY21NY20N1-11110001110001110101010110110111要求使用两片74LS139实现逻辑函数，在MAXPLUS II环境下完成电路的设计与波形仿真。2.3.4 实验步骤1. 打开MAXPLUS II, 新建一个原理图文件，命名为EXP2_3.gdf。2. 按照实验要求设计电路，将电路原理图填入下表。译码器实现逻辑函数原理图3. 新建一个波形仿真文件，命名为EXP2_3.scf，加入所有输入输

6、出信号，并绘制输入信号A、B、C、D的波形（每种输入情况均需出现）。4. 运行仿真器得到输出信号F的波形，将完整的仿真波形图（包括全部输入输出信号）附于下表。译码器实现逻辑函数仿真波形图只用一块74139的情况2.4 数据选择器实验2.4.1实验目的熟悉用数据选择器设计组合逻辑电路，并练习将多个低位数数据选择器扩展为一个高位数数据选择器。2.4.2实验预习要求1. 预习教材4-3-1 数据选择器一节2. 了解本次实验的目的、电路设计要求2.4.3实验原理数据选择器是一种能从多路平行输入数据中，选择1路作为输出信号的电路，是又一类重要的组合功能电路。本实验练习对双2-4线译码器74LS153的扩

7、展，并用其实现特定的组合逻辑。74LS153包含两个2-4线译码器，其输入输出如下：输入A, B数据选择端口1GN数据选择器1的使能1C0, 1C1, 1C0, 1C3数据选择器1的输入数据2GN数据选择器2的使能2C0, 2C1, 2C0, 2C3数据选择器2的输入数据输出1Y数据选择器1的输出2Y数据选择器2的输出74LS153的真值表如下：数据选择端输入端输出端BAGNC3C2C1C0Y-1-00000-00001-1010-0-0010-1-1100-0-0100-1-1110-00110-11要求使用两片74LS153实现逻辑函数，在MAXPLUS II环境下完成电路的设计与波形仿真

8、。2.4.4 实验步骤1. 打开MAXPLUS II, 新建一个原理图文件，命名为EXP2_4.gdf。2. 按照实验要求设计电路，将电路原理图填入下表。数据选择器实现逻辑函数原理图3. 新建一个波形仿真文件，命名为EXP2_4.scf，加入所有输入输出信号，并绘制输入信号A、B、C、D的波形（每种输入情况均需出现）。4. 运行仿真器得到输出信号F的波形，将完整的仿真波形图（包括全部输入输出信号）附于下表。数据选择器实现逻辑函数仿真波形图2.5 101序列检测电路实验2.5.1实验目的练习灵活运用中规模集成功能组件及基本逻辑门实现功能较复杂的组合逻辑电路。2.5.2实验预习要求1. 预习教材4

9、-6 组合电路的设计一节2. 了解本次实验的目的、电路设计要求2.5.3实验原理设计一个组合逻辑电路，其输入为六位二进制数X5, X4, X3, X2, X1, X0，输出为三位二进制数Y2, Y1, Y0，如下图所示。电路的功能为：在六位输入数据中寻找连续三个比特为101的串，输出首个101出现的位置(最低位1所在的序号)；若输入序列中不包含101，则输出端全部置1。例如：输入为001010时，101出现在X3,X2,X1的位置，故输出为001 (X1的序号)；输入为101010时，首个101出现在X5,X4,X3的位置，故输出为011 (X3的序号)；输入为100110时，不包含101，此

10、时输出111。可选用编码器(74LS148)、译码器(74LS139)、数据选择器(74LS153)配合适当的门电路完成设计。2.5.4实验步骤1. 打开MAXPLUS II, 新建一个原理图文件，命名为EXP2_5.gdf。2. 按照实验要求设计电路，将电路原理图填入下表。101序列检测电路原理图3. 新建一个波形仿真文件，命名为EXP2_5.scf，加入所有输入输出信号，并绘制输入信号X0-X5的波形（至少包含001010, 101010, 100110三种情况）。4. 运行仿真器得到输出信号Y2, Y1, Y0的波形，将完整的仿真波形图（包括全部输入输出信号）附于下表。101序列检测电路仿真波形图2.6实验的心得体会