抢答器实验报告.docx

1、抢答器实验报告扬州大学能源与动力工程学院本科生课程设计题 目： 四人智力竞赛抢答器 课 程： 数字电子技术基础 专 业： 电气工程及其自动化 班 级： 电气 0901 学 号： * * * * 指导教师： 年漪蓓 蒋步军 完成日期： 2011年6月24日 总 目 录第一部分：任务书 第二部分：课程设计报告第三部分：设计图纸第 一 部 分任务书数字电子技术基础课程设计任务书一、课程设计的目的 1、使学生进一步掌握数字电子技术的理论知识，培养学生工程设计能力和综合分析问题、解决问题的能力； 2、使学生基本掌握常用电子电路的一般设计方法，提高电子电路的设计实验能力； 3、熟悉并学会选用电子元器件，为

2、以后从事生产和科研工作打下一定的基础。二、课程设计的要求1、设计时要综合考虑实用、经济并满足性能指标要求；2、必须独立完成设计课题； 3、合理选用元器件； 4、按时完成设计任务并提交设计报告。 三、课程设计进度安排1、方案设计；(半天)2、电路设计：(一天)3、装配图设计：(半天)4、电路制作：(两天)5、总结鉴定：(一天)四、设计要求1用中小型规模集成电路设计出所要求的电路；2、在实验箱上安装、调试出所设计的电路。3、部分课题要求用可编程逻辑器件（FPGA/CPLD）设计实现；4、在EDA编程实验系统上完成硬件系统的功能仿真。5、写出设计、调试、总结报告。五、使用仪器设备1、稳压电源(5V，

3、15V)；2、实验电路箱；3、低频信号发生器；4、示波器。六、设计总结报告主要内容1、任务及要求；2、方案特点；3、各组成部分及工作原理(应结合框图写)；4、单元电路设计与调试；5、总逻辑图；6、总装配图。第 二 部 分课程设计报告1 设计任务及要求.（6）2 系统总体设计方案.（7）2.1 总体设计方案.（7）2.2 方案特点.（7）3 控制电路设计.（8） 3.1 控制电路工作原理.（8） 3.2 参数计算.（8）3.3 器件选型.（8）4 振荡电路设计.（9） 4.1 振荡电路工作原理.（9） 4.2 参数计算.（9）4.3 器件选型.（9）5 计数电路设计.（10） 5.1 计数电路工

4、作原理.（10） 5.2 参数计算.（11）5.3 器件选型.（11）6 译码显示电路设计.（12） 6.1 译码显示电路工作原理.（12） 6.2 参数计算.（12）6.3 器件选型.（12）7 系统总体电路设计.（13） 7.1 系统总体电路.（13） 7.2 电路说明.（14）8 电路调试.（15） 8.1 振荡电路调试及实验结果分析.（15） 8.2 计数电路调试及实验结果分析.（15） 8.3 译码显示电路调试及实验结果分析.（15）8.4 控制电路调试及实验结果分析.（15）8.5 系统联调及实验结果分析.（15）9 改进意见及收获体会.（16）10 器件明细清单.（17） 参考文

5、献.（18）1设计任务及要求1、四组参赛者进行抢答（用开关“A”、“B”、“C”、“D”抢答），当抢先者按下按钮时，抢答器能准确地判断出抢先者，并以数码管的“1”、“2”、“3”、“4”显示。2、主持人开关具有总启动、复位功能，选手抢答具有互锁功能；3、抢答器应具有限时（抢答时、回答问题时）功能。限时档次分别为30秒、60秒、90秒，以倒计时显示；在时限内抢答则倒计时停止，时间到“00”则停止抢答；4、抢答者犯规或违章时，应自动发出警告信号，以提示灯光闪为标志。2系统总体设计方案2.1总体设计方案 它由主体电路和扩展电路两部分组成，主题电路完成基本的抢答功能，即开始抢答后，当选手按动抢答键时，

6、能显示选手的编码，同时封锁输入电路，禁止其他选手抢答。扩展电路完成定时抢答的功能。2.2方案特点如图11、1所示为总体方框图。其工作原理为：接通电源后，主持人将开关拨到清除状态，抢答器处于禁止状态，编号显示器灭灯，定时器显示设定时间；主持人将开关置?quot;开始状态，宣布开始抢答器工作。定时器倒计时。选手在定时时间内抢答时，抢答器完成：优先判断、编号锁存、编号显示。当一轮抢答之后，定时器停止、禁止二次抢答、定时器显示剩余时间。如果再次抢答必须由主持人再次操作清除和开始状态开关。3控制电路设计3.1控制电路工作原理当主持人开关处于低电平“复位”位置时，D触发器被置零，输出低电平，译码器输入端为

7、0000，数码管显示0，此时抢答无效；当主持人开关处于高电平“启动”位置时，D触发器处于置数状态，每个抢答选手操纵一个微动开关，抢先按动者按动后，数码管显示抢答选手所对于的号码，此时封锁其他选手的选择权，只有主持人按清零开关后，才可以解除封锁。说明：图中右下角处V端本应接倒计时反馈3.2参数计算由图知，开关S为主持人开关;四输入与非门、反相器以及4个D触发器构成抢答锁存电路;D触发器和48译码器间电路为2-4线译码器;48译码器和译码管显示抢答结果。由分析可知，若A先抢答，则Qa为“1”，Qb、Qc、Qd均被置零，故抢答输出为“1000”。经译码输出则显示“1”；其他开关抢答时类似。3.3器件

8、选型译码器74LS48双上升沿D触发器74LS74数码管BS207双四输入与非门74LS20四二输入与非门74LS004 振荡电路设计4.1振荡电路工作原理74LS160是十进制分频，74LS74是二进制分频，4MHZ的石英晶体经过了六个十进制分频器和两个二进制分频器后最后的频率为1HZ，即最后得到所需要的秒脉冲。4.2参数计算根据实验室提供的4MHZ的晶振，我们选用六个74LS160用作六级十倍分频获得4HZ的方波信号，再选用两个D触发器用作两级两倍分频获得我们需要的1HZ的方波信号作为秒脉冲信号，另外，我们还用到容值分别为0.01uF和10pF的电容。4.3器件选型十进制分频器7LS160

9、 二进制分频器74LS74 反相器74LS04石英晶体4MHz电容 10PF，0.01UF电阻1K5 计数电路设计5.1计数电路工作原理根据所要求的抢答时限，通过预置数时间电路（30秒、60秒、90秒）对计数器进行预置数（选用十进制可逆计数器74190进行设计），个位置零、十位置3，6或9；主持人开关控制两个计数器的异步置数端，当主持人将开关打到低电平时，就会置数在30、60或90（时限开关由T1、T2、T3控制的简单译码器控制）；当主持人开关打到低电平，可通过时限开关控倒计时时间，当主持人开关打到高电平，则倒计时开始。 说明：图中的二输入或门可用二输入与非门及反相器实现，图中只是围为了简化电

10、路；具体二输入或门如下：5.2参数计算简单倒计时编码器：当开关T1、T2或T3打到高电平时，分别置倒计时起始值30、60或90秒（例如，本截图中，T3打到Vcc，则D=A=1，B=C=0，置90秒倒计时）；要构成30进制计数器，首先将两片190用并行进位方式连成一百进制计数器，由于190是异步置数，所以计数器从30开始减到00时立即跳为30，即00为不稳定状态，正好计数器几入了30个脉冲。所以我们把高位190置入3（即0011），低位置入0（即0000）。5.3器件选型译码器74LS48数码管BS207反相器74LS04十进制可逆计数器741906 译码显示电路设计6.1译码显示电路工作原理译

11、码是把给定的代码进行翻译，变成相应的状态。用于驱动液晶数字显示屏的CMOS七段液晶显示译码器，只要在它的输入端输入8、4、2、1码，七段液晶显示器就能显示十进制数字，如图：说明：本截图中为验证数码管有效，特将其置为1。6.2参数计算48译码器接收来自编码器的输入数值，编码器OA、OB、OG管脚分别接数码管A、B、G管脚；当A、B、C、D输入端输入信号经过74LS48到达数码管上时，数码管就会显示相应的数字。6.3器件选型数码管BS207译码器74LS487系统总体电路设计7.1系统总体电路7.2 电路说明本电路图为四人竞赛抢答器电路图，电路中配有一个主持人开关S，3个倒计时选择开关T1、T2、

12、T3以及4个抢答开关A、B、；该电路可以完整实现主持人总复位及总启动、主持人选择抢答答题时限、四人抢答互锁以及犯规报警等四个功能。主持人开关打到低电位时总复位封锁4个抢答开关，抢答电路数码管显示器被强制置零，此时只有抢答时限开关工作，时限开关打到T1、T2、T3时分别可选择30、60、90秒的抢答答题时限，并在倒计时数码管显示器上显示；主持人开关打到高电位时总启动倒计时开关立即倒计时，抢答开关可以开始抢答，最先抢答者A或B或C或D在抢答显示数码管上分别显示1、2、3、4，有人抢答则倒计时结束，倒计时降至“00”则抢答无效；抢答报警电路主持人开关未启动（即主持人开关打在总复位）时，只要有人抢答，

13、则报警指示灯亮。8电路调试8.1振荡电路调试及实验结果分析根据进入实验室之前绘制的电路原理草图在数字逻辑箱上接线，并认真仔细检查之后将脉冲信号的输出端接数字逻辑箱上的发光二极管，同时用导线将数字逻辑箱上的标准1HZ的脉冲信号接到另一个发光二极管上，接通电源，观察两个发光二极管的闪烁频率。实际观察结果：发光二极管不闪烁，发觉结果不符合要求，我们就开始查电路，将每个分频器分开检查，发觉第二个十进制分频器处所对应的发光二极管不亮，怀疑模块有问题，然后替换了一个，接好刚才拆开的线路，打开电源，发光二极管闪烁，得到所需要的秒脉冲。8.2 计数电路调试及实验结果分析根据进入实验室之前绘制的电路原理草图在数

14、字逻辑箱上接线，并认真仔细检查之后，接入标根据进入实验室之前绘制的电路原理草图在数字逻辑箱上接线，并认真仔细检查之后，接入标准1HZ脉冲信号，接通电源，观察该部分电路中的数码管数字显示。实际观察结果：计数电路一遍接对，数码管能从30开始递减到0，然后锁定在0处不变，符合要求。8.3 译码显示电路调试及实验结果分析同计数电路接线步骤；实际观察结果：第一遍接线时想在此部分译码电路上观察数码管能否正常工作，但是数码管及48译码器组成的电路中数码管没有显示，之后发现译码器所加电平过高，加电阻或全部接完线才能正常工作，结果第一遍接线有误，连续接线好几次才实现了预期要求。8.4 控制电路调试及实验结果分析

15、根据进入实验室之前绘制的电路原理草图在数字逻辑箱上接线，并认真仔细检查之后 ，接通电源，观察该部分电路的数码数字管显示。实际观察结果：观察结果正常，当主持人清0时，数码管显示为0，当抢答选手按动自己所对应的开关后，数码管显示所对应选手的号码，此时其他选手按动自己的开关后，数码管显示的数字不会因此而改变，所以符合要求。8.5 系统联调及实验结果分析将抢答电路部分和计数（倒计时）电路部分按照实验电路原理图连接起来，秒脉冲用数字逻辑箱上的标准1HZ脉冲代替，认真仔细检查之后，接通电源。电路基本可以实现抢答器的所有功能。9改进意见及收获体会本电路基本可以完整实现实验预期的主持人控制、答题时限控制、抢答

16、锁存、抢答倒计时、强大报警等功能。改进意见：抢答时限的倒计时预置数编码电路可以改成优先权编码器，这样可以使电路工作得更加顺畅；此外，本电路所使用的倒计时至“00”锁定利用的是七段数码管显示“0”时F（显示1）、G（显示0）两个管脚与显示其他数值时完全不重复的原理构成的，如果采用两片倒计时计数器74LS192的借位端子作为锁定信号，可节省2个二输入与非门，且可以降低传输延迟。收获体会：经过了将近一周的数电课程设计，我终于把数电知识真正实现了实际应用，感到收获挺多。当初感觉并不困难的电路模块设计，和搭档设计的时候却发现，小模块设计也有许多小技巧，同时，个人的知识是有限的，只有靠团队合作，才能慢慢发

17、现思路中的错误与不足，并且一点点地改正。这次课程设计也再次让我看到理论与实践的差别和联系，理论固然重要，然而我们要在实践中发现错误，并解决错误，也提高了自己的动手能力和实际解决问题的能力。一种学习态度：认真、严谨的学习态度。这就是我的另一个收获，不仅仅是做课程设计，无论是做什么研究，都必须要有一种认真严谨的学习态度，比如说，独立思考独立完成，认真接线，仔细检查等，这些都是对我们自身能力的一种培养，在以后的学习甚至工作中，很多东西都只能靠自己去独立思考完成，因此我们也藉此学会了一种独立思考的学习态度。 无论最后的结果是怎样，你参与了，你就肯定有收获。在这几天可以说是废寝忘食的课程设计过程中，我也

18、收获了许多，我仍然记得将课程设计做出来的时候，那种喜悦的心情，是难以形容的。 这次的数字逻辑课程设计使我受益匪浅，它不仅增加了我的相关课程知识，锻炼了我的动手能力，了解了合作的重要性，而且让我认识到遇到问题要勇于克服。尽管本次实验困难重重，但最终完成了任务，想想那些挫折也就无所谓了。相信在今后的课程设计中我们一定能做的更好！ 此外，还必须感谢老师的帮助与指导。10器件明细清单逻辑箱一个数码管（BS207）三个译码器（74LS48）三块十进制可逆计数器（74190）两块十进制计数器（74160）六块双上升沿D触发器三块双四输入与非门（74LS20）三块四二输入与非门（74LS00）三块反相器（7

19、4LS04）两块电容10PF一个电容0.01F一个电阻1K四个石英晶体4MHZ一个参 考 文 献1 阎石主编数字电子技术基础（第四版）北京：高教出版社， 20002 童诗白、华成英主编.模拟电子技术基础（第四版）.北京：高教出版社，2006 3 于卫主编. 现代数字电路与系统综合实训教程。北京：北京邮电大学出版社，2010第 三 部 分设计图纸图 纸 目 录序号图 纸 名 称图幅图纸编号备 注1系统总体方框图A3电012系统总电路图A3电023系统总接线图A3电03附 设计深度规定：系统总体方框图：标注各单元模块，图中给出各单元模块的正确连接、标出各信号的流向。系统总电路图：标明各器件的型号、标注器件参数、标注集成块各引脚的逻辑符号系统安装接线图：以集成块为单位画出各引脚之间的接线，标注各集成块的型号、注明引脚编号。