课程设计.docx

1、课程设计大规模集成电路设计课程设计题目 COMS放大器学院电控学院专业电子科学与技术班级电科一班姓名李福来学号3205080128指导教师李演明第一部分：题目要求设计D的单元电路：逻辑和驱动电路。完成电路原理图的设计，仿真，以及版图设计。要求尽可能满足下列要求。Process0.35um P-sub CMOS Process OR MCNC 1.25um CMOS ProcessVDD5VTemperature-2580VSS0Vpower consumptionI(total)1uA)InputC、CN、IN(D)outputOUT(Q)process cornerTT、SS、FF、SF、F

2、S（1）给出满足题目要求的电路图（2）给出MOS管的尺寸（3）利用Hspice或T-spice对电路进行仿真，仿真内容包括：直流特性、瞬态特性、温度特性、功耗等。（4）利用L-EDIT完成电路的版图设计，设计规则使用SMIC0.35um CMOS工艺规则或L-EDIT默认规则，要求电路布局合理、面积尽量做小。注意：利用S-EDIT输入原理图，Hspice或T-SPICE仿真，L-EDIT输入版图，工艺可以选择SMIC0.35um CMOS Process或MCNC 1.25um CMOS Process进行仿真和计算。第二部分：电路设计2.1电路图设计框图；2.2 D触发器原理触发器是一种时钟

3、控制的记忆器件，触发器具有一个控制输入讯号 (CLOCK)。CLOCK讯号使触发器只在特定时刻才按输入讯号改变输出状态。若触发器只在时钟CLOCK由L到H (H到L) 的转换时刻才接收输入，则称这种触发器是上升沿 (下降沿) 触发的。触发器可用来储存一位的数据。通过将若干个触发器连接在一起可储存多位元的数据，它们可用来表示时序器的状态、计数器的值、电脑记忆体中的ASCII码或其他资料。D触发器是最常用的触发器之一。对于上升沿触发D触发器来说，其输出Q只在CLOCK由L到H的转换时刻才会跟随输入D的状态而变化，其他时候Q则维持不变。上图显示了上升沿触发D触发器的时序图。SET和RESET是D触发

4、器中额外两个可以屏蔽时钟操作的输入。D触发器正常工作情况下，SET和RESET均必须设为12.3边沿D 触发器负跳沿触发的主从触发器工作时，必须在正跳沿前加入输入信号。如果在CP 高电平期间输入端出现干扰信号，那么就有可能使触发器的状况出错。而边沿触发器允许在CP 触发沿来到前一瞬间加入输入信号。这样，输入端受干扰的时间大大缩短，受干扰的可能性就降低了。边沿D触发器也称为维持-阻塞边沿D触发器。2.4边沿D 触发器电路结构该触发器由6个与非门组成，其中G1和G2构成基本RS触发器。2.5电路的工作原理当CP=1，/CP=0时，传输门1导通，2截止，3截止，4导通，此时主D触发器将输入信号D进行

5、反向后输出到从D触发器的出入当中，即：Q=/D，而从D触发器的输入控制门3因为截止而禁止输入信号，4导通，形成回路，保证输出Q值不变，即Qn+1=Qn当CP=0,/CP=1时，1,4截止，2,3导通，主触发器的输入被禁止，但是主D触发器的输出形成了回路，使主触发器的输出保持不变，即：Q=/D，而从触发器的输入打开，这样就使得Q=/Q=D。在/CP=1期间，Q的状态始终保持不变。直到CP=1后，主D触发器重新接收D的数据，而从D触发器维持结果不变。可见，这种D触发器的输出变化在CP上升沿，并且其Q值只与CP上升沿时D端的数据有关，所以触发方式为上升沿触发。2.6原理图输入步骤:1.编辑反相器2.

6、对反相器进行仿真波形图如下3.编辑传输门4.传输门仿真波形图如下2.7得到最终的原理图。第三部分：电路仿真3.1仿真步骤：1.原理图输入完毕后，通过Tspice进行输出网表文件2.设定参数如下后，用输出瞬时特性波形图上图中，波形从上到下依次为Q,CP,D。从图中可以看出本次原理图的设计是正确的，触发方式为上升沿触发。3原理图输入完毕后，通过Tspice进行输出网表文件。4设定参数如下后，用输出直流特性波形图。第四部分:版图实现4.1版图实现步骤：1.打开L-Edit，取代设定：选择File，Replace Setup命令，找到lights.tdb文件，单击OK。如图所示：2 .绘制NMOS和P

7、MOS的源极和漏极如图所示：3 .部件如反相器版图及仿真图形。4 .设定参数如下后，用输出波形图5 .传输们版图及仿真图形。6.设定参数如下后，用输出波形图7.最终的版图设计如图所示。8.进行仿真（1）输出网表文件，并使用T-Spice打开，如图所示：（2）设定输入输出，并设定仿真时间以及电源的电压;点击进行仿真，结果如图所示;输入信号D输入时钟CP输出信号QD触发器为上升沿触发9.DRC验证设计规则的验证是版图与具体工艺的接口，因此就显得尤为重要，可以进行设计规则验证（DRC）。在进行验证操作过程中用到的库都应位于当前运行目录或由路径指定链接到该运行目录。打开要验证单元的版图界面，点击FIL

8、E下的DRACULADRC，弹出在菜单栏上，在DRC菜单下的SETUP中，给出错误文件的路径，即可将错误报告与Virtuoso的图形界面结合起来，根据错误层的提示，在图中直接修改即可。根据错误报告的提示，修改版图的步骤为：（1）将错误文件导入Virtuoso界面。（2）找到错误层，根据错误提示进行修改。（3）更新编译规则文件，进行DRC验证，重复上述（1），（2）操作，直至版图完全通过DRC验证。验证结果除了面积所占的版图的百分数不符合设计0.35nm设计规则之外，其他设计规则全部达到设计要求。第五部分：结论通过本周的课程设计，我学会了统筹的安排版图的各部分，这是在IC版图课上没有学习到的。这

9、次仅仅通过电路图来自己想，自己画版图，大大锻炼了我的识图以及画图能力。为期一个星期的版图课程设计即将结束，在不断地学习与实践中，我了解了版图设计这一领域中不少的知识。版图设计从普通N/P MOS管的画图到触发器等各种复杂电路图的制作中，从单一的小元器件到整个电路图，每一个N/P MOS 管都发挥着自己的独特的应用。再对于总的电路图来说，更有着自己的作用。画电路的时候，我们先在编辑器中画出我们所想象出来的电路图，并且自己先验证电路的效果。接着，打开版图编辑器，对照电路图，找到合适的MOS管，采用最简单、最有效的连接方式，最终画出电路图所对应的版图，对版图保存，然后，进行DRC和LVS验证，修改其

10、中的错误，改正，再继续验证，直到版图不在有错误。所以在画版图的时候，我们切记不要急躁。因为一旦急躁起来，就会犯错误。要么是距离规则弄错了，要么是布线布局都不合理。在这次最大的收获还是提高自己的动手能力，完全有自己完成电路图到版图的设计以及最后的验证，熟悉整了个操作过程。因此本次课程设计对于提高自身在版图设计方面能力起到重要的作用。第六部分：心得体会在这次课程设计的过程中，老师和同学给予了我极大地帮助，尤其在检查错误的时候，作为设计者根本就难以发现问题之所在，特别是刚开始的时候在电路图仿真结果就是一个简单反相器的时候，我当时到处找寻原因，都是百思不得其解，电路图在我看来已经比较完美了。然而，当我把同学叫过来的时候，他点出了电路有些管脚不应该这么接，在符号模式里的圆圈里面是不能接线的，否则就是空载了，还有几个传输门居然没有反接，这些比较明显的错误我居然还一直以为是对的，很是自责，最后在同学的帮助下把原来的CP管脚重新设定了一番，输入网表文件仿真结果出来时，才如释重负。如上面的小结里说的，在这次课程设计中我最大的收获便是必须细心的进行设计，另外就是要多和其他的人交流，否则很多低级的错误自己都检查不出来，在以后的学习工作中我一定会牢记的。