EDA实验指导书.docx

1、EDA实验指导书EDA 实验指导书 二零一二年九月实验一 QUARTUSII软件使用一、实验目的1、了解QUARTUSII软件安装与配置的基本方法。2、熟悉QUARTUSII集成开发环境。二、实验内容1、 安装并配置QUARTUSII。2、 通过创建一个简单的应用工程，初步熟悉QUARTUSII的使用，了解程序开发调试过程。三、实验设备与仪器1、计算机四、实验步骤一、安装前的准备 1.1、Windows XP操作系统（最好不要用Ghost精简版） 关掉杀毒软件和防护软件（例如瑞星、360安全卫士），防止安装过程中出现不必要的麻烦。 1.2、QuartusII 7.2安装文件 QuartusII

2、和Altera公司配套的IP库。 1.3、QuartusII 7.2破解文件 主要有3个文件：license.DAT、Quartus_II_7.2_b151破解器.exe、读我.txt。 二、Tips 最好不要把Quartus软件安装到C盘。三、安装过程 3.1、光碟的内容 3.2、安装过程 选择安装的程序 选择了QuartusII和IP库，用户自定义安装（稍后可以选择安装路径）。 同意协议 填写用户名和公司名 不同电脑默认的用户名和公司名都不同，可以随意填写。 选择安装路径 最好不要安装到C盘，这里选择安装到D盘。 开始菜单中本程序的目录名（默认即可） 安装所有功能 总览安装配置 正在安装

3、安装完QuartusII后安装IP库 全功能安装 正在安装IP库 IP库安装完成 安装完IP库后，配置TalkBack（默认即可， 不知道有什么用） 完成所有安装过程 四、破解QuartusII 7.2 4.1、破解之前 如果没有破解，打开程序会看到如下提示。 4.2、使用破解器破解指定文件 破解前最好退出QuartusII程序 ！ 双击打开“Quartus_II_7.2_b151破解器.exe”，点击“浏览”，找到sys_cpt.dll文件（位置与安装路径有关，在这里路径为“D:altera72quartusbin”）。 Tips：进入到“bin”目录后，直接在窗口下方“文件名”一栏中输入“

4、sys_cpt.dll”，然后点击“打开”即可（并不需要在众多文件中找到并点击“sys_cpt.dll”）。 点击“应用”，破解器会进行相应的破解工作，破解完后会提示。 4.3、设定License file 需要知道本机网卡的物理地址 ！ 把“license.DAT”复制到相应的文件夹下（没有特定要求，推荐放到安装目录“D:altera72”下）。 注意：license文件存放的路径名称不能包含汉字和空格，空格可以用下划线代替。 4.3.1、查看本机的网卡物理地址 方法1、在Quartus软件中查看网卡号 方法2、在cmd命令行中使用ipconfig all命令查看 4.3.2、修改licen

5、se.DAT文件 在“license.DAT”中写入本机网卡的物理地址，即用本机网卡的物理地址把文件中的“XXXXXXXXXXXX”替换掉。例如本机网卡的物理地址为“002618AFBB76”，则把“license.DAT”中的“XXXXXXXXXXXX”替换为“002618AFBB76”即可。 修改前的“license.DAT” 修改后的“license.DAT” 4.3.3、指定license file 4.4、功能更强大的license file 实际上，上面使用到的破解文件“license.DAT”破解得不够完全，我们可以使用功能更强大的license file（例如“Q2licens

6、e_fulll.dat”）。 4.4.1、写入网卡的物理地址 使用记事本打开“Q2license_fulll.dat”，使用替换功能把“XXXXXXXXXXXX”替换为“本机网卡的物理地址”，例如“002618AFBB76”。 4.4.2、更换license file 打开QuartusII软件，ToolsLicense Setup，可以进入到如下界面 选择Q2license_fulll.dat 破解效果实验二 基本输出实验1点亮发光二极管（1）要求点亮 DCPLD2 型CPLD 实验板上的4 个发光二极管(分别是L1、L3、L5 和L7)。通过此实验逐步了解、熟悉和掌握CPLD 开发软件的使

7、用方法及Verilog HDL 的编程方法。（2）分析在 DCPLD2 型CPLD 实验板上准备了8 个发光二极管L1L8，其硬件原理图如图1 所示。在DCPLD2 型CPLD 实验板中，标号LEDlLED8 与芯片的30、31、3337 和39 引脚相连，只要正确分配并锁定引脚后，在相应的引脚上输出低电平“o”，就可实现点亮该发光二极管的功能。图1 发光二极管原理图（3）程序设计由于要求是实现点亮4 个发光二极管，因此只须在相应的引脚上输出低电平“0”即可，完整的Verilog HDL 程序如下。利用连续赋值assign 语句来实现，文件名led1.v。module ledl（1edout）

8、； 模块名ledloutput7:0ledout； 定义输出口assign ledout=8b01010101； 输出0x55endmodule利用过程赋值语句来实现，文件名led.v。module 1ed (ledout)； 模块名1edoutput7：0 ledout； 定义输出口reg7：0ledout； 定义寄存器always 过程1beginledout=8b0l0l0l0l； 输出0x55endendmodule（4）实验方法在 DCPLD2 型CPLD 实验板上演示实验的方法如下。新建工程项目文件led.pof，并在该项目下新建Verilog HDL 源程序文件led.v 或le

9、dl.v，输入上面的程序代码并保存。然后为该工程项目选择一个目标器件并对相应的引脚进行锁定，在此所选择的器件应该是Altera 公司的EPM7128SLC8410 芯片，引脚锁定方法如表1 所列。引脚 信号 引脚 信号30 ledout0 35 ledout431 ledout1 36 ledout533 ledout2 37 ledout634 ledout3 39 ledout7表 1对该工程文件进行编译处理，若在编译过程中发现错误，则找出并更正错误，直至编译成功为止。若需要对所建的工程项目进行验证，则输入必要的激励波形文件，然后进行模拟波形仿真。观察模拟仿真结果并与预期的目标相比较，看是

10、否符合设计要求。若不满足要求，则更正程序的相关部分。最后拿出随机附送的ALTERA下载电缆，并将此电缆的两端分别接到PC机和DCPLD2 型CPLD 实验板的JTAG 下载口上，打开工作电源，执行下载命令，把程序下载到DCPLD2 型CPLD 实验板的EPM7128SLC8410 器件中，此时，DCPLD2 型CPLD 实验板上的L1、L3、L5 和L7 将被点亮。2闪烁灯(1)要求在 DCPLD2 型CPLD 实验板上实现L1L8 周期性地闪亮。(2)分析在 DCPLD2 型CPLD 实验板上已经为用户准备了8 个发光二极管L1L8，其硬件原理 图如图1 所示。在DCPLD2 型CPLD 实

11、验板中，标号LEDlLED8 分别与芯片的30、31、3337 和39 引脚相连，只要正确分配并锁定引脚后，在LEDlLED8 引脚上周期性地输出高电平“1”和低电平“0”，就可实现L1L8 周期性的闪亮。当然，为了观察方便，闪亮速率最好在 1Hz 左右。为了产生1Hz 的时钟脉冲，在此使用了一个寄存器对时钟脉冲CLOCK 进行计数，当计数器计数到0.5s 时求“反”原来的输出状态。在DCPLD2 型CPLD 实验板上有一个有源脉冲发生电路，其具体电路原理图如图2 所示。在DCPLD2 型CPLD 实验板中，该时钟脉冲CLOCK 经过跳线与芯片的83 脚相连。图 2 脉冲产生电路（3）程序设计

12、文件名 light.v。module light(ledout,clk)； 模块名lightoutput7：0ledout； 定义输出口mput clk； 定义时钟输入口reg7：0ledout 定义寄存器reg21：0buffers；always(posedge clk) 过程beginbuffer=buffer+“ 变数加1if(buffer= =22b11111111111111111111) 是 0.5s 吗?Beginledout=ledout； 是，则输出取“反”endendendmodule(4)实验方法在 DCPLD2 型CPLD 实验板上演示实验的方法如下。新建工程项目文件l

13、ight.pof 并在该项目下新建Verilog HDL 源程序文件light.v，输入上面的程序代码并保存。然后为该工程项目选择一个目标器件并对相应的引脚进行锁定，在此所选择的器件应该是Altera 公司的EPM7128SLC8410 芯片，引脚锁定方法如表2 所列。引脚 信号 引脚 信号30 ledout0 36 ledou5t31 ledout1 37 ledout633 ledout2 39 ledout734 ledout335 ledout483 clk表 2 对该工程文件进行编译处理，若在编译过程中发现错误，则找出并更正错误，直至编译成功为止。若需要对所建的工程项目进行验证，则输

14、入必要的激励波形文件，然后进行模拟波形仿真。观察模拟仿真结果并与预期的目标相比较，看是否符合设计要求，若不满足要求则更正程序的相关部分。最后将 CLOCK 与83 脚相连。拿出随机附送的ALTERA 下载电缆，并将此电缆的两端分别接到PC 机和DCPLD2 型CPLD 实验板的下载口上，打开工作电源，执行下载命令，把程序下载到DCPLD2 型CPLD 实验板的EPM7128SLC8410 器件中，DCPLD2型CPLD 实验板上的L1L8 将周期性地闪亮。实验三、基本输入输出实验CPLD 的所有I/O 控制块允许每个I/O 引脚单独配置为输人口，不过这种配置是系统自动完成的，一旦该I/O 口被

15、设置为输入口使用时(如定义key0 为输入引脚：input key0；)，该I/O 控制模块将直接使三态缓冲区的控制端接地，使得该IO 引脚对外呈高阻态，这样该I/O 引脚即可用作专用输入引脚。1基本的逻辑门实验(1)要求在 DCPLD2 型CPLD 实验板上完成FAB 的逻辑功能。(2)分析在 DCPLD2 型CPLD 实验板上准备了8 个输入按键，其硬件原理如图3 所示。在DCPLD2 型CPLD 实验板中，标号KEYlKEY8 通过分别与芯片的5658、60、61和6365 引脚相连，这样用户可以把键K1、K2 当作输入A、B，而F 可以用L1 发光管来表示。图 3 键盘原理图(3)程序

16、设计利用连续赋值语句实现，文件名fab.v。module fab(f，a，b)； 模块名fabinputa，b； 定义输入口output f； 定义输出口，assignfa&b； 输出FA&B 的值endmodule利用过程赋值语句实现，文件名fabl.v。modulefabl(f，a，b)； 模块名fabinputa，b； 定义输入口output f； 定义输出口reg f； 定义寄存器falways(a or b)beginif(a&b)f=1； 条件满足输出1else f0； 否则输出0endendmodule（4）实验方法在 DCPLD2 型CPLD 实验板上演示实验的方法如下：新建工

17、程项目文件fabpof，并在该项目下新建VerilogHDL 源程序文件fabv，输入上面的程序代码并保存。然后为该工程项目选择一个目标器件并对相应的引脚进行锁定，在此所选择的器件应该是Altera 公司的EPM7128SLC8410 芯片，引脚锁定方法如表4 所列。引脚 信号56 keyin057 keyin130 ledout0表 4对该工程文件进行编译处理，若在编译过程中发现错误，则找出并更正错误，直至编译成功为止。若需要对所建的工程项目进行验证，则输入必要的激励波形文件，然后进行模拟波形仿真。观察模拟仿真结果并与预期的目标相比较，看是否符合设计要求，若不满足要求，则更正程序的相关部分。

18、最后拿出随机附送的ALTERA下载电缆，并将此电缆的两端分别接到PC机和DCPLD2 型CPLD 实验板的下载口上，打开工作电源，执行下载命令，把程序下载到DCPLD2型CPLD 实验板的EPM7128SLC8410 器件中。观察发光管L1 的亮灭状态，按下K1 按键，再次观察发光管的状态，此时为什么发光二极管L1 亮了呢，可自己动脑分析试试看。2键盘、LED 发光管实验1（1）要求在 DCPLD2 型CPLD 实验板上实现对8 个键盘K1K8 进行监控，且一旦有键输入，对应的发光二极管L1L8 被点亮。（2）分析在 DCPLD2 型CPLD 实验板上为用户准备了8 个按键K1K8 和8 个发

19、光管L118，其硬件原理如图1 所示，其中标号KEYlKEY8 芯片的5658、60、61 和6365 引脚相连，而标号LEDlLED8 与芯片的30、31、3337 和39 引脚相连。这样一旦KEYlKEY8中有键输入，则该节点由高电平跳变到低电平，这时在相应的LEDlLED8 上输出低电平即可。（3）程序设计利用连续赋值语句实现，文件名keyledl.v。module keyledl(keyin，ledout)； 模块名keyledlmput7：0keyin； 定义键盘输入口output7：0ledout； 定义发光管输出口assign ledout=keyin； 输出键值endmodul

20、e利用过程赋值语句实现，文件名keyled.v。module keyled(keyin，ledout)； 模块名keyledinput7：0keyin； 定义输人口output7：0ledout； 定义输出口reg7：0ledout_reg； 定义寄存器alwaysbeginledout_reg=keyin； 读取键值endassign ledout=ledout_reg； 输出键值endmodule(4)实验方法在 DCPLD2 型CPLD 实验板上演示实验的方法如下:新建工程项目文件keyled.pof，并在该项目下新建Verilog HDL 源程序文件keyled.v 或keyledl.

21、V，输入上面的程序代码并保存。然后为该工程项目选择一个目标器件并对相应的引脚进行锁定，在此所选择的器件应该是Altera 公司的EPM7128SLC8410 芯片，引脚锁定方法如表5 所列。引脚 信号 引脚 信号56 keyin0 30 ledout057 keyin1 31 ledout158 keyin2 33 ledout260 keyin3 34 ledout361 keyin4 35 ledout463 keyin5 36 ledout564 keyin6 37 ledout665 keyin7 39 ledout7表 5对该工程文件进行编译处理，若在编译过程中发现错误，找出并更正错

22、误直至编译成功为止。若需要对所建的工程项目进行验证，输入必要的激励波形文件，然后进行模拟波形仿真。观察模拟仿真结果并与预期的目标相比较，看是否符合设计要求，若不满足要求则更正程序的相关部分。最后拿出随机附送的ALTERA下载电缆，并将此电缆的两端分别接到PC机和DCPLD2 型CPLD 实验板的下载口上，打开工作电源，执行下载命令，把程序下载到DCPLD2型CPLD 实验板的EPM7128SLC8410 器件中。观察发光管L1L8 的亮灭状态，按下K1K8 中的任一按键，再次观察发光管的状态。实验四、静态lED 数码管显示数码管 LED 显示是工程项目中使用较广的一种输出显示器件。常见的数码管

23、有共阴和共阳2 种。共阴数码管是将8 个发光二极管的阴极连接在一起作为公共端，而共阳数码管是将 8 个发光二极管的阳极连接在一起作为公共端。公共端常被称作位码，而将其他的8 位称作段码。按驱动方式可以分成静态和动态显示两种方式。这两种显示方法都可以用CPLD来控制实现，和使用单片机一样简单。1要求 在 DCPLD2 型CPLD 实验板的LED 数码管上依次显示09 和AF16 个字符。2分析在 DCPLD2 型CPLD 实验板上准备了4 位动态共阳LED 数码管WlW4，其硬件原理图如图4 所示，其中段码线SLASLH 与芯片的40、41、4446 和4850 引脚相连，而位码线SL1SL4

24、与芯片的51、52、54 和55 引脚相连。这样，只要在位码线SLlSL4 上一直输出低电平“0”，则4 个数码管将显示相同的数码(因为4 个LED 数码管的段码线分别接到了同一引脚上)，这样4 个动态的LED 数码管就变成了静态的LED。图 4 显示原理图3程序设计文件名 sledv。modulesled(seg，sl，clock)； 定义模块结构output7：0 seg； 定义数码管段输出引脚output3：0 s1； 定义数码管选择输出引脚input clock； 定义输入时钟引脚reg7:0 seg_reg 定义数码管段输出管脚reg3：0 disp_dat； 定义显示数据寄存器re

25、g36：0count； 定义计数器寄存器always(posedge clock) 定义clock 信号上升沿触发begincountcount+1； 计数器值加1endalwaysbeginsl_reg=4b0000； 选中4 个LED 数码管enda1ways(count16) 定义显示数据触发事件begindisp_datcount27：24； 显示的数据always(disp_dat) 显示解码输出begincase(disp_dat) 选择输出数据4h0：seg_reg=8hc0； 显示04h1：seg_reg=8hf9； 显示14h2：seg_reg=8ha4； 显示24h3：se

26、g_reg=8hb0； 显示34h4：seg_reg=8h99； 显示44h5：seg_reg=8h92； 显示54h6：seg reg=8h82； 显示64h7：seg_reg=8hf8； 显示74h8：seg_reg=8h80； 显示84h9：seg_reg=8h90； 显示94ha：seg_reg=8h88； 显示a4hb：seg_reg=8h83； 显示b4hc：seg_reg=8hc6； 显示c4hd：seg_reg=8hal； 显示d4he：seg_reg=8h86； 显示e4hf：seg_reg=8h8e： 显示fendcaseendassign seg=seg_reg； 输出数

27、码管解码结果assign s1=s1_reg； 输出数码管选择endmodule4实验方法在 DCPLD2 型CPLD 实验板上演示实验的方法如下。(1)新建工程项目文件sledpof，并在该项目下新建Verilog HDL 源程序文件sledv，输入上面的程序代码并保存。(2)然后为该工程项目选择一个目标器件并对相应的引脚进行锁定，在此所选择的器件应该是Altera 公司的EPM7128SLC8410 芯片，引脚锁定方法如表6 所列。引脚信号 引脚 信号40 seg0 50 seg741 seg1 51 sl044 seg2 52 sl145 seg3 54 sl246 seg4 55 sl

28、348 seg549 seg683 clock表 6(3)对该工程文件进行编译处理，若在编译过程中发现错误，则找出并更正错误，直至编译成功为止。(4)若需要对所建的工程项目进行验证，则输入必要的激励波形文件，然后进行模拟波形仿真。观察模拟仿真结果并与预期的目标相比较，看是否符合设计要求，若不满足要求则更正程序的相关部分。(5)最后将CLOCK 与83 引脚相连。拿出随机附送的Altera 下载电缆，并将此电缆的两端分别接到PC 机和DCPLD2 型CPLD 实验板的下载口上，打开工作电源，执行下载命令，把程序下载到DCPLD2 型CPLD 实验板的EPM7128SLC8410 器件中。(6)观

29、察LED 数码管上的数字。如果让数码管显示“HHHH和“FFFF”自己动手改改程序试试看。实验五、动态LED 数码管显示由上面的学习可以看出，LED 数码管的静态显示的编程方法较简单，且专用系统的资源较少，但是由于LED 静态显示需要占用较多的IO 口，且功耗较大，因此在大多数场合通常采用动态扫描的方法来控制LED 数码管的显示。1要求在 DCPLD2 型CPLD 实验板上完成LED 数码管的动态显示，并演示动态显示的原理过程。2分析在 DCPLD2 型CPLD 实验板上有4 个动态扫描的数码管W1W4，其硬件原理如图4 所示。由图可以看出，4 个数码管采用共阳的接法，其中段码线SLASLH 通过与芯片的40、41、4446 和4850 引脚相连，而位码线SLlSL4 通过跳线与芯片的51、52、54 和55 引脚相连。动态扫描的方法如下：首先段码控制口输出要显示数据的段码，同时向位码控制寄存器送数据4b1110，这