CPLD技术设计数字时钟电子报告.docx

1、CPLD技术设计数字时钟电子报告 课程设计设计题目: 数字电路 专业班级: 07电气六2班 学生姓名: 学号: 学生姓名: 学号: 指导教师: 起止日期2020年1月8日到2020年1月19日 电气技术系 二零一零年十二月一、摘要3二、系统结构33、获取脉冲信号的方式4、霍尔传感器4、光电传感器6、光电编码器74、硬件连接图及原理9五、仿真10六、PROTEL DXP原理图117、PCB图 13八、CPLD芯片实物图 14九、硬件调试结果 1410、CPLD内部原理图 1411、课程设计实物图 1612、元件清单1713、谢词18摘 要数字时钟是咱们在生活中常常要用到的是生活中不可缺少的，学会

2、利用CPLD技术设计数字时钟具有很重要的意义，能够大大的节省本钱。数字钟事实上是一个对标准频率（1HZ）进行计数的计数电路。由于计数的起始时刻不可能与标准时刻（如北京时刻）一致，故需要在电路上加一个校时电路，同时标准的1HZ时刻信号必需做到准确稳固。通常利用石英晶体振荡器电路组成数字钟。要让数字时钟能计数，第一要解决是跳数和停止的问题。在利用模拟电路制作数字时钟时用CPLD芯片来计数的方式，即将CPLD芯片和数码管的管 角相连，用按钮来操纵数码管计数准确，用其来校准时刻，利用蜂鸣器来模拟数字时钟的整点报时，如此来操纵设计的准确和完整。1整体设计方案 设计目的 1. 熟悉而且了解集成电路的引脚安

3、排。2. 把握每一块芯片的逻辑功能及利用方式。4. 了解数字钟的组成及工作原理和分析方式。5. 熟悉分时秒数字时钟的设计画图与线路板的制作设计指标 数字时钟的时刻以24小时为一个周期；或以24进制和60进制的方式通过译码驱动部份来显示时、分、秒；用蜂鸣器来整点报时，而达到数字时钟的成效。 设计要求画出数字时钟电路原理图或画出仿真的电路图。电路元器件和各元件的参数选择。 用仿真软件进行电路仿真和调试。 protel的原理图绘画和pcb板的绘制生成。3 制作要求 自行装接和调试，焊点焊的饱满，尽可能不要虚焊，碰到问题，不可怕，不紧张将其按教师的要求制作出来。4制作设计报告 写出设计与制作的全进程，

4、附上相关资料，图纸和心得体会。 二 电路设计 计数器电路 个位和十位计数器及时个位和时刻计数电路由秒个位和秒十位计数器、分个时十位计数器电路组成，其中秒个位和秒十位计数器、分个位和分十位计数器为60进制计数器，而依照设计要求，时个位和时十位计数器为24进制计数器。 译码驱动电路 译码驱动电路将计数器输出的BCD码转换为数码管需要的逻辑状态，而且为保证数码管正常工作提供足够的工作电流。数码管 数码管通常有发光二极管（LED）数码管和液晶（LCD）数码管，我这次设计所用到的是最多见的7段数码管。 这种数码管是利用八个发光二极管，按必然顺序连接制作成的数字、字符显示元器件。在利历时，只需在数码管的各

5、个引脚上送入适合的高低电平，从而达到显示09一系列不同的数字。LED数码管内部集结了八个条状发光二极管排列成“日”字图案，它有共阳极和共阴极之分，当8个发光二极管的负极接在一路时称之为共阴极数码管，正极接在一路时称之为共阳数码管，关于共阴极数码管，把阴极接低电平，其余8个输入端接高电平，数码管发光；关于共阳极数码管，将阳极接高电平，其余8个输入端接低电平，数码管发光。这次用的是共阴极数码管。 7段LED数码管的特点7段LED数码管被普遍用在数字化仪器仪表数控装置中,也长用于微机的数显器件.它有以下几个特点: 其一 能被低电压,小电流驱动发光,一般的数码管每笔段工作电流5MA10Ma,导通正向压

6、降约2V与TTL,COMS信号兼容。其二 发光响应时刻小于,高频特性好,单色性好,亮度高。其三,重量轻， 本钱低，体积小，抗冲击性能好.其四 正常利历时刻长达10万小时以上,有的可达100万小时 555电路工作原理 它含有两个电压比较器，一个大体RS触发器，一个放电开关T，比较器的参考电压由三只5K的电阻器组成份压，它们别离使高电平比较器A1同相较较端和低电平比较器A2的反相输入端的参考电平为和。A1和A2的输出端操纵RS触发器状态和放电管开关状态。当输入信号输入并超过时，触发器复位，555的输出端3脚输出低电平，同时放电，开关管导通；当输入信号自2脚输入并低于时，触发器置位，555的3脚输出

7、高电平，同时放电，开关管截止。是复位端，当其为0时，555输出低电平。平常该端开路或接VCC。Vc是操纵电压端（5脚），平常输出作为比较器A1的参考电平，当5脚外接一个输入电压，即改变了比较器的参考电平，从而实现对输出的另一种操纵，在不接外加电压时，通常接一个的电容器到地，起滤波作用，以排除外来的干扰，以确保参考电平的稳固。T为放电管，当T导通时，将给接于脚7的电容器提供低阻放电电路。 CD4511的引脚功能 BI：4脚是消隐输入操纵端，当BI=0 时，不管其它输入端状态是怎么样的，七段数码管都会处于消隐也确实是不显示的状态。 LE：锁定操纵端，当LE=0时，许诺译码输出。 LE=1时译码器是

8、锁定维持状态，译码器输出被维持在LE=0时的数值。LT：3脚是测试信号的输入端，当BI=1，LT=0 时，译码输出全为1，不管输入 DCBA 状态如何，七段均发亮全数显示。它要紧用来检测数7段码管是不是有物理损坏。A1、A2、A3、A4、为8421BCD码输入端。 a、b、c、d、e、f、g：为译码输出端，输出为高电平1有效。的里面有上拉电阻，可直接或接一个电阻与七段数码管接口。 74LS192 74LS192采纳双时钟的逻辑结构。加计数和减计数具有各自的时钟通道。计数方向由时钟脉冲进入的通道来决定。作加计数时，CPD端为高电平，时钟脉冲由CPU端输入，在上升沿的作用下，计数器作增量计数。作减

9、计数时，CPU为高电平，时钟脉冲由CPD端输入，在上升沿的作用下，计数器作减量计数。四、安装调试测速的方式决定了测速信号的硬件连接，测速事实上就是测频，因此，频率测量的一些原那么一样适用于测速。 通常，能够用计数法、测脉宽法和等精度法来进行测试。所谓计数法，确实是给定一个闸门时刻，在闸门时刻内计数输入的脉冲个数；测脉宽法是利用待测信号的脉宽来操纵计数门，对一个高精度的高频计数信号进行计数。由于闸门与被测信号不能同步，因此，这两种方式都存在1误差的问题，第一种方式适用于信号频率高时利用，第二种方式那么在信号频率低时利用。等精度法那么对高、低频信号都有专门好的适应性。 那个地址为简化讨论，仅采纳计

10、数法来进行测试。 如上图：因为光电传感器不行仿真，那个地址咱们采纳了555芯片组成一个施密特触发器，由光电传感器取得的脉冲由2脚输入，经74160输出接到7447。经7447译码处置后输出通过数码管显示出转速！六、软 件 如上图是用两块555电路来充那时钟信号和电机转速信号，实际连接时用晶振来用作时钟信号，用传感器来检测电机转速。6、用protel 画出原理图如下 50兆的有源晶振通过度频来实现1赫兹的信号 7、依照原理图取得的PCB 8、CPLD芯片实物图九、硬件调试结果：这次课程设计，要紧对电机进行测速，用了5个档位来实现电机转速测试时刻，对应按钮按下对电机测量一次转速！由于工具不太足，做硬件的时候碰到了很多的困难！总体来讲能够实现其大体功能！电机转速700-1500r/min.10、CPLD内部原理图如下 1一、课程设计实物图这次课程设计所需元件如下：元件名称元件数量元件单位共阳数码管6个小继电器2个插脚6个自锁按钮8只电阻8只LED1只CPLD1快CPLD插脚2只三极管1只PCB板1块热转印纸1张连接导线4条感激教师在这次课程设计中给予得指导！ 电气技术系 二0一0年十二月