数字逻辑习题集第一版.docx

1、数字逻辑习题集第一版第一章1、选择1)将十进制整数转换为二进制数一般采用（ ）A. 除2取余法 B. 除2取整法C. 除10取余法 D. 除10取整法2)将十进制小数转换为二进制数一般采用（ ）A. 乘2取余法 B. 乘2取整法C. 乘10取余法 D. 乘10取整法3)在计算机内部，一切信息的存取、处理和传送都是以（ ）形式进行的。A. BCD码 B. ASCII码 C.十六进制编码 D. 二进制编码4)在（ ）的情况下，函数Y=A+B运算的结果是逻辑“0”。A.全部输入是“0” B. 任一输入是“0”C.任一输入是“1” D. 全部输入是“1”5)在（ ）的情况下，函数Y=运算的结果是逻辑“

2、1”。A.全部输入是“0” B. 任一输入是“0”C.任一输入是“1” D. 全部输入是“1”6)在（ ）的情况下，函数Y=AB运算的结果是逻辑“1”。A.全部输入是“0” B. 任一输入是“0”C.任一输入是“1” D. 全部输入是“1”7)F=AB+BC+CA的“与非”逻辑式为（ ）。A B. C. D. 以上都不对8)和逻辑式相等的式子是( )AAC+B BBC CB DBC9)逻辑表达式A+BC=（ ）A.AB B. A+C C.（A+B）（A+C） D. B+C10)逻辑表达式=（ ）A、 B、 C、 D、11)下列逻辑式中，正确的是（ ）A、 B、 C、 D、12)下列逻辑式中，正

3、确的是（ ）A、 B、 C、 D、13)逻辑函数式,化简后结果是（ ）A、 B、 C、 D、14)在四变量卡诺图中，逻辑上不相邻的一组最小项为：（ ）Am1与m3 Bm4与m6Cm5与m13 Dm2与m715)逻辑函数F(A,B,C)=AB+BC+AC的最小项标准式为（ ）。AF(A,B,C)=m(0,2,4) BF(A,B,C)=m(1,5,6,7)CF(A,B,C)=m(0,2,3,4) DF(A,B,C)=m(3,4,6,7)16)全部的最小项之和恒为（ ）A、0 B、1 C、0或1 D、非0非117)三极管作为开关时工作区域是( )A饱和区+放大区 B击穿区+截止区C放大区+击穿区 D

4、饱和区+截止区18)设字长为8，已知A原=01110001，则A反=（ ）A01110001 B01110000C00001111 D1000111119)设字长为8，已知A原=11110001，则A反=（ ）A11110001 B11110000C00001111 D1000111120)有一个数值311，它与十六进制数C9相等，则该数值是用（ ）表示的。A 二进制 B八进制C十进制 D五进制21)长度为1个字节的二进制的整数，若采用补码表示，且由4个“1”和4个“0”组成，则可表示的最小整数为A-127 B-121C -15 D-72、判断1)二进制编码只可以用来表示数字，不可以用来表示文

5、字和符号。（ ）2)十进制转换为二进制时，整数部分和小数部分都采用除2取余法。（ ）3)在全部输入是“0”的情况下，函数Y=运算的结果是逻辑0。（ ）4)若两个函数相等，则它们的真值表一定相同。（ ）5)若两个函数的真值表完全相同，这两个函数未必相等。（ ）6)要证明两个函数是否相等，只要比较它们的真值表是否相同即可。（ ）7)在逻辑函数表达式中，如果一个乘积项包含的输入变量最少，那么该乘积项叫做最小项。（ ）8)逻辑函数的卡诺图中，相邻最小项可以合并。（ ）9)对任意一个最小项，只有一组变量取值使得它的值为1。（ ）10)任意的两个最小项之积恒为0。（ ）11)半导体二极管、三极管、MOS管

6、在数字电路中均可以作为开关元件来使用。（ ）12)32位字长的最大正整数是2147483647，而最小负整数是-2147483648，即负整数比正整数多一个，其原因是机内整数采用原码表示。（ ）13)已知 521 + 555=1406, 则此种加法是在七进制下完成的。（ ）14)n位补码的表示范围是 -2n-1N2n-1-1。（ ）15)偶校验位只能检测偶数次数据传输错误。（ ）16)要区分60个数符，至少需6位二进制代码。（ ）3、填空1)在计算机内部，只能直接处理 进制数；二制数的数码为 个。2)对160个符号进行二进制编码，则至少需要 位二进制数。3)进制转换（选择、填空、计算）A.36

7、9D= B= Q= HB.10000D= B= Q= HC. D=101010B= Q= HD. D= B=125Q= HE. D= B= Q=100H4)BCD码是一种用二进制编码的十进制数，它采用 位二进制位表示一位十进制位。5)有一个十六位的编码0011 0100 0100 0010A.如果它是一个二进制数，那么和它等值的十进制数是 B.如果它是ASCII码，则是些什么字符？ C.如果是压缩的BCD码，它表示的数是 6)用二进制数表示文字、符号等信息的过程称为 。7)逻辑函数的表示方法有4种 、 、 、 。8)最基本的三种逻辑运算是 、 、 。9)写出下列公式：= ；= ；= ；= 。1

8、0)若一个逻辑函数由三个变量组成，则最小项共有 项。11)逻辑函数F（A,B,C）=的最小项之和表达式为F=。12)逻辑函数写成最小项表达式是 ; 写成最小项表达式是 。13)半导体二极管具有 ，可作为开关元件。14)半导体二极管 时，相当于短路； 时，相当于开路。15)把二进制码0111和1100转换成典型的Gray码是 和 。16)把典型Gray码0100和1010转换成二进制码是 和 。第二章一、选择题1.下列逻辑符号中， 表示或非门。A B. C. D. 2.下列逻辑符号中， 表示与非门。A B. C. D. 3.下列逻辑符号中， 表示或门。A B. C. D. 4.下列逻辑符号中，

9、表示与门。A B. C. D. 5.下列哪些信号属于数字信号（ ）。A、正弦波信号 B、时钟脉冲信号 C、音频信号 D、视频图像信号6.数字电路中的三极管工作在（ ）。A、饱和区 B、截止区 C、饱和区或截止区 D、放大区7.门电路的平均延迟时间是（ ）。Atpd=tPHL Btpd=tPLH Ctpd=(tPHL+tPLH)/2 D tpd=(tPHL-tPLH)/28.对TTL与非门多余输入端的处理，不能将它们（ ）。A与有用输入端并联 B接地 C接高电平 D悬空9.输出端可直接连在一起实现“线与”逻辑功能的门电路是（ ）。A与非门 B或非门 C三态门 DOC门10.输出端可并联使用的TT

10、L门电路是（ ）（B）A、三态门 B、OC门 C、与非门 D、或非门11.为实现数据传输的总线结构，要选用（ ）门电路。A或非 BOC C三态 D与或非12.下面哪项不是三态门的主要用途（ ）（C）A、构成数据总线 B、用作多路开关 C、输出端并联输出 D、用于双向传输二、判断题（请判断下列各题的对错，在每小题前面的括号里用“”表示对，用“”表示错）1.（ ）集成电路的特点是：体积小，重量轻，功耗小，价格高，可靠性高。2.（ ）数字集成电路的集成规模是根据一片半导体芯片上集成的门数多少或者元件的多少来划分的，分为小、中、大和超大规模集成电路。3.（ ）通常把不破坏与非门输出逻辑状态所允许的最大

11、干扰电压值叫做噪声容限。噪声容限大，说明抗干扰能力强。4.（ ）从逻辑功能上看，TTL与非门输入端悬空相当于接低电平。5.（ ）TTL与非门电路不允许将输出端直接连在一起。6.（ ）TTL电路输出端不允许与VCC直接相连。7.（ ）半导体二极管因为其有导通、截止两种工作状态，所以可以作为开关元件使用；半导体三极管因为其有饱和、截止、放大三种工作状态，所以其不可以作为开关元件使用。8.（ ）与门、或门和非门都具有多个输入端和一个输出端。9.（ ）在与门电路后面加上非门，就构成了与非门电路。10.（ ）门电路的应用日益广泛，利用它的组合产生新逻辑功能，组成触发器、振荡器，并实现各种控制功能。11.

12、（ ）多个OC门输出端接在一起实现与逻辑，称为线与。12.（ ）CMOS门电路的输入端不允许悬空，不用的输入端可以根据具体情况接高电平或者低电平，以防止栅极击穿。三、填空题1.请写出下列逻辑符号表示的门电路的名称。名称逻辑符号名称逻辑符号2.请写出下列逻辑电路的逻辑表达式和真值表。逻辑电路逻辑表达式真值表3.半导体二极管具有 性，可作为开关元件。4.半导体二极管 时，相当于短路； 时，相当于开路。5.半导体三极管作为开关元件时工作在 状态和 状态。6.在逻辑门电路中，最基本的逻辑门是 、 和 。7.与门电路和或门电路具有 个输入端和 个输出端。8.非门电路是 端输入、 端输出的电路。9.标准T

13、TL门输出高电平典型值是 伏，低电平典型值是 伏。10.在TTL门电路中，输入端悬空在逻辑上等效于输入 电平。11.OC门是一种特殊的TTL与非门，它的特点是输出端可以并联输出，即 。12.三态门的输出可以出现 、 、 三种状态。13.可用作多路数据分时传输的逻辑门是 门。14.写出下面逻辑图所表示的逻辑函数Y= 。第14题图 第15题图15.写出下面逻辑图所表示的逻辑函数Y= 。16.第三章一、选择1. 图示卡诺图可以与哪个表达式等效？（记X为X的反函数） A. A+B+C B. A+B+C C. A+BC+BC D. A+BC+BC2. 以下哪种不是解决逻辑电路中竞争(险象)的方法？ A.

14、 增加合理的冗余项 B. 增加负反馈环节 C. 增加低通滤波电路 D. 增加有效选通开关3. 如图，输入A=“0”、B=“1”时，输出F为:（ ）。 A. 0 B. 1 C. 高阻 D. 不确定4、组合逻辑电路产生静态冒险的原因是( )。 A. 逻辑函数表达式中没有包含冗余项 B. 逻辑函数表达式是最简“与或”表达式 C. 组合逻辑电路中信号有延迟，多个输入信号发生变化有先后的差异 D. 组合逻辑电路中，单个信号通过不同的路径影响输出5、N个变量可以构成多少个最小项（ ）。A. NB. 2NC. N2D. 2N-16、全部的最小项之和恒为（ ）。A.0B.1C.0或1D.非0非17、对于3个变

15、量组成的任意一个最小项，有组变量取值组合使其值为1。A.0 B.1C.3 D.88、最简“与或”式应同时满足两个条件：(1) 该式中的与项最；(2) 该式中的每个与项的变量最。A.少，少B.少，多C.多，少D.多，多9、此电路功能为：A.1位比较器 B.1位半加器C.1位全加器 D.2选1数据选择器10、在下列逻辑电路中，不是组合逻辑电路的是_。A.译码器 B.编码器C.全加器 D.寄存器11、与函数 相等的函数为（ ）。A.F=AB B.F=A+B+CC.F=(A+B)C D.F=AC+B12、以下表达式中符合逻辑运算法则的是。A.CC=C2 B.1+1=10C.01 D.A+1=1二. 判

16、断题 1、已知X+Y+Z=1，则可知Z=XY。（记X为X的反函数） ( ) 2.若有F(A,B,C)=m(0,2,4,5,7)，可以判断其最简表达式的对应电路不会产生竞争(险象)。 3.根据与或表达式构造对应电路，由于可能会产生F=A+A，故部分电路会有0型竞争险象；类似的，根据或与表达式构造对应电路，由于可能会产生F=AA，故部分电路会有1型竞争险象。( ) 4.无关项包括限制项和任意项两种，在逻辑分析与设计时这两种情况可以合并考虑。( ) 5、若有F(A,B,C)=m(0,2,4,5,7)，可以判断其最简与或表达式的对应电路会产生竞争(险象)。6、任意的两个最小项之积恒为0。( ) 7、无

17、关项包括限制项和任意项两种，在逻辑分析与设计时这两种情况需要单独分析。( ) 8、根据吸收律有A+AB=A，所以可判断得到AB=0成立。( ) 三、应用题1. 根据上述卡诺图，可知其包含蕴涵项（ ）个，质蕴涵项（ ）个，必要质蕴涵项（ ）个。2. 根据上述卡诺图，可知其包含蕴涵项（ ）个，质蕴涵项（ ）个，必要质蕴涵项（ ）个。3、试分析 的电路结构是否存在逻辑险象，如有，请设计合适的方法进行电路改进。4、根据下列卡诺图，判断其包含蕴涵项、质蕴涵项、必要质蕴涵项的个数，写出其最简积之和。ABCD000111100010010111111100001000015、根据下列卡诺图，判断其包含蕴涵项

18、、质蕴涵项、必要质蕴涵项的个数，写出其最简积之和并判断其有无逻辑险象。ABCD000111100010010111001100111010016、将下列逻辑函数化简成最简与或表达式。(1) (2) 7、将下列逻辑函数化简成最简与或表达式。(1) (2) 8、现有逻辑表达式，分别写出F的对偶式、反函数。9、现有逻辑表达式，分别写出F的对偶式、反函数。10、根据函数直接利用TTL门构造逻辑电路，判断当ABCD发生下列变化时，是否产生逻辑冒险 (a)10011101 (b) 01010110 (c) 10011011 11、根据函数直接利用TTL门构造逻辑电路，判断当ABCD发生下列变化时，是否产生

19、逻辑冒险 (a)10111101 (b) 01110110 (c) 0000010012、分析图示电路功能。图中输入量X0、X1、X2和输出量Y0、Y1、Y2均为1位二进制。13、分析图示电路功能。图中输入量A、B、C、M和输出量F、G均为1位二进制。14、设计逻辑电路，实现输入信号ABCD与输出F的波形如图所示。可选用门电路或中规模器件实现，器件数量不限。15、智能水箱的水位管理如图，图中A、B、C为电极，当触水时有信号输出。水面在AB间为正常状态，绿灯亮；水面在BC间表示水位低，黄灯亮；水位低于C表示缺水，红灯亮；水位超过A表示水箱满，黄灯亮。试用尽量少的门电路设计该逻辑电路。时序电路1、

20、填空题1、从结构上看，时序逻辑电路的基本单元是 。2、JK触发器特征方程为 。3、基本RS触发器的约束条件是_。4. 多谐振荡器是一种波形_电路，它没有稳态，只有两个_。5. 把JK触发器改成T触发器的方法是_。6. 寄存器按照功能不同可分为两类：_寄存器和_寄存器。7. 数字电路按照是否有记忆功能通常可分为两类：_ 、_ 。8. 由四位移位寄存器构成的顺序脉冲发生器可产生_个顺序脉冲。9. 时序逻辑电路按照其触发器是否有统一的时钟控制分为_时序电路和_时序电路。10. 触发器有_个稳态，存储8位二进制信息要_个触发器。11. 一个基本RS触发器在正常工作时，它的约束条件是_，则它不允许输入_

21、且_的信号。12. 触发器有两个互补的输出端Q、，定义触发器的1状态为_，0状态为_，可见触发器的状态指的是_端的状态。2、选择题1、N个触发器可以构成能寄存（ ）位二进制数码的寄存器。 A.N-1 B.N C.N+1 D.2N2、一个触发器可记录一位二进制代码，它有（ ）个稳态。A.0 B.1 C.2 D.3 3、存储8位二进制信息要（ ）个触发器。A.2 B.3 C.4 D.84、在下列触发器中，有约束条件的是: （ ）A主从JK触发器主 B从D触发器 C同步RS触发器 D边沿D触发器5、边沿控制触发的触发器的触发方式为（ ）。A上升沿触发 B下降沿触发C可以是上升沿触发，也可以是下降沿触

22、发 D可以是高电平触发，也可以是低电平触发6、对于触发器和组合逻辑电路，以下（ ）的说法是正确的。A两者都有记忆能力 B两者都无记忆能力C只有组合逻辑电路有记忆能力 D只有触发器有记忆能力7、已知某触发器的时钟CP，异步置0端为RD，异步置1端为SD，控制输入端Vi和输出Q的波形如图所示，根据波形可判断这个触发器是（ ）。A. 上升沿D触发器 B. 下降沿D触发器 C. 下降沿T触发器 D. 上升沿T触发器8、维持阻塞D触发器是时钟的（ ）触发的。A上升沿 B下降沿 C高电平 D低电平9、寄存器要存放n位二进制数码时，需要( )个触发器。A. n B. C. D. n/210、下面哪种不是施密

23、特触发器的应用： ( )A.稳定频率脉冲输出 B. 波形变换 C. 脉冲整形 D. 脉冲鉴幅11、对于JK触发器，若J=K，则可完成 ( ) 触发器的逻辑功能。A.RS B.D C.T D.T12、下列触发器中，没有约束条件的是( ) 。A.基本RS触发器 B.主从RS触发器 C.同步RS触发器 D.边沿D触发器13、为实现将JK触发器转换为D触发器，应使 ( ) 。A.J=D,K= B. K=D,J= C.J=K=D D.J=K=14、具有“置0” “置1” “保持” “翻转”功能的触发器叫（ ）。A.JK触发器 B.基本RS触发器 C.同步D触发器 D.同步RS触发器15、仅具有“保持”“

24、翻转”功能的触发器叫（ ）。A.JK触发器 B.RS触发器 C.D触发器 D.T触发器16、把一个五进制计数器与一个四进制计数器串联可得到 ( )进制计数器。A.4 B.5 C.9 D.2017、下列逻辑电路中为时序逻辑电路的是 ( )。A.译码器 B.加法器 C.数码寄存器 D.数据选择器18、N个触发器可以构成最大计数长度（进制数）为 ( ) 的计数器。A.N B.2N C.N2 D.2N19、 N个触发器可以构成能寄存 ( ) 位二进制数码的寄存器。A.N-1 B.N C.N+1 D.2N20、8位移位寄存器，串行输入时经 ( ) 个脉冲后，8位数码全部移入寄存器中。A.1 B.2 C.

25、4 D.821、同步时序电路和异步时序电路比较，其差异在于后者( ) 。A.没有触发器 B.没有统一的时钟脉冲控制C.没有稳定状态 D.输出只与部状态有关22、一位8421BCD码计数器至少需要 ( )个触发器。A.3 B.4 C.5 D.1023、欲设计0，1，2，3，4，5，6，7这几个数的计数器，如果设计合理，采用同步二进制计数器，最少应使用 ( ) 级触发器。A.2 B.3 C.4 D.824、欲把正弦波变换为同频率的矩形波，应选择（ ）。A多谐振荡器 B施密特触发器 C单稳态触发器 DJ-K触发器25、对完全给定状态表中的7个状态A、B、C、D、E、F、G进行化简，若有（A、B），（

26、B、C），（E、F）等效，则最简状态表中只有（ ）个状态。A4 B5 C3 D626、根据组成计数器的各触发器状态翻转的时间与CP的关系分类，计数器可分（ ）计数器。A. 加法、减法及加减可逆； B.同步和异步； C. 二、十和N进制； D.摩尔型和米里型 。27、指出下列电路中能够把串行数据变成并行数据的电路应该是（ ）。 A.JK触发器 B.3/8线译码器 C.移位寄存器 D.十进制计数器3、判断题1.D触发器的特性方程为Qn+1=D，与Qn无关，所以它没有记忆功能。（ ）2.RS触发器的约束条件RS=0表示不允许出现R=S=1的输入。（ ）3.主从JK触发器、边沿JK触发器和同步JK触发

27、器的逻辑功能完全相同。（ ）4.由两个TTL或非门构成的基本RS触发器，当R=S=0时，触发器的状态为不定（ ）。5.对边沿JK触发器，在CP为高电平期间，当J=K=1时，状态会翻转一次。（ ）6.同步时序电路由组合电路和存储器两部分组成。（ ）7.组合电路不含有记忆功能的器件。（ ）8.时序电路不含有记忆功能的器件。（ ）9.同步时序电路具有统一的时钟CP控制。（ ）10.异步时序电路的各级触发器类型不同。（ ）11.计数器的模是指构成计数器的触发器的个数。（ ）12.D触发器的特征方程Qn+1=D，而与Qn无关，所以，D触发器不是时序电路。（ ）13.在同步时序电路的设计中，若最简状态表中的状态数为2