数电电子时钟设计报告.docx

1、数电电子时钟设计报告电子技术课程设计数字电子时钟学 院：计算机学院专业：电子信息科学技术 成员：姚俊 2012142219曹勤2012142216指导教师 ：陈明一、题目要求：设计一个能校准时、分的数字电子时钟，要求： (1)时钟的“时”“分”、“秒”要求各用两位显示；（2）显示采用六只LED数码管分别显示时分秒；（3）时间的小时、分钟可手动调整；（4）采用+5V电源供电。二、设计原理1、由石英晶体多谐振荡器或555定时器和分频器产生1HZ标准秒脉冲。2、“秒”、“分”电路均为0059的六十进制计数、译码、数码管显示电路； 3、“时电路”为0023的二十四进制计数、译码、显示电路；4、由与非门

2、控制电路来校正“时”、“分”电路。 （图2.1）三、设计思路 根据题目，我们可以分析出：数字电子钟是由多块数字集成电路构成的，其中有振荡器，分频器，校时电路，计数器，译码器和显示器六部分组成。振荡器和分频器组成标准秒信号发生器，不同进制的计数器产生计数，译码器和显示器进行显示，通过校时电路实现对时，分的校准。1.秒脉冲发生信号：振荡器又包括由集成电路555与RC组成的多谐振荡器，用石英晶体构成的振荡器，两种方案如下图所示：（1）由555定时器与RC构成的多谐振荡器， 由频率计算公式可知： （公式1）R3为可调电位器，调节R3可使输出的频率为1khz。电路如下图所示： （图3.1）产生的波形如下

3、图所示： （图3.2）（图3.3）综上所述，一般来说，振荡器的频率越高，计时的精度就越高。因为本电路对精度没有较高的要求，因此，我们选用由集成电路555与RC组成的多谐振荡器。2、分频电路（1）利用来实现分频，74LS90为中规模TTL集成计数器，可实现二分频、五分频和十分频等功能，它由一个二进制计数器和一个五进制计数器构成。电路图如下所示：（图3.4）以上的两个7490N构成了25分频电路将三个74ls90级联即可实现=1000分频。其中脉冲发生信号从第一个74ls90的14端口进入，从最后的计数器11端口输出的即为1hz的方波信号。（2）也可利用十进制计数74160来分频，或者是二进制计数

4、器74ls161来分频，原理都是把计数器利用反馈清零或反馈置数接成十进制，然后级联即可。3、计时电路模块：将其分为“时”，“分”，“秒”三个分模块，然后将其级联起来便可达到要求。电路图如下：（1）“时”模块：（3.5）利用74ls08与门反馈均接到两个计数器的置零端、，74ls90为同步清零，则应74ls08接成“24”来实现二十四进制。（2）“分”模块：（3.6）同样利用74ls08同步清零法来实现六十进制。（3）同分钟一样的方法来实现“秒”模块。5、校正电路模块数字钟启动后,每当数字钟显示与实际时间不符时,需要根据标准时间进行校时。校“秒”时，采用等待校时。校“分”、“时”的原理比较简单，

5、 采用加速校时。对校时电路的要求是 :1）在小时校正时不影响分钟和秒的正常计数 。2）在分校正时不影响秒和小时的正常计数 。 工作情况为：不校正时，J1和J2都闭合，正常计时。校正时位时， J2断开，J3往下打，输入快速脉冲自动校时；校正分位时，J1断开，J3上打，输入快速脉冲自动校时。校正秒位时，J9往左打，输入快速脉冲自动校时。6、报时模块根据要求，报时时间为第50、52、54、56、58、00秒，因此首先将分钟的59与秒钟50、52、54、56、58相与（信号1），秒钟个位连接参照卡洛图如下：1001100100001000从卡诺图可得出，要是输出的0,2,4,6,8为有效信号，L=AD

6、+BCD=(A+D)+(B+C+D)连接如全图所示。然后再让时针的进位信号与L相或，记得到标准蜂鸣器电路输入信号（NPN基极信号）。四总体方案 本电路是以555定时器组成多谐振荡器作为频率发生器，多谐振荡器产生1000HZ的振荡波，经过分频器分频，分解成1HZ的脉冲波，随后经过秒计数器，秒计时器是60进制计数器，当计数器计数到60时产生进位脉冲，到分计数器。分计数器也是60进制计数器，当分计数器计数到60时，再次产生更高一级的进位脉冲，脉冲送到时计数器，实现了分向时的进位。当需要进行校时时，打开对应的开关，进行对应位置上的校时，此时计数进位脉冲无效。而计数器的工作是通过外接时钟脉冲CP的作用下

7、,秒的个位加法计数器开始记数，通过译码器和数码显示管显示数字即计数器。当经过10个脉冲信号后，秒个位计数器完成一次循环，秒十位计数器的CP与秒个位计数器的CP同步,秒十位开始计数，秒十位计数器工作1次，通过译码器和数码显示管，秒十位数字加1。当经过60个脉冲信号，秒部分电路完成一个周期，分钟个位计数器的CP通过秒十位计数器的Q2Q1与非得到脉冲，分钟个位计数器工作一次，通过译码器和数码显示管，分钟的个位数字加1。分部分的工作方式与秒部分电路完全相同。当经过3600个脉冲信号，分钟部分电路完成一个周期，小时个位计数器的CP通过分十位计数器的Q2Q1与非得到脉冲，小时个位计数器工作一次，通过译码器

8、和数码显示管，小时的个位数字加1。当小时个位部分完成一个周期，小时十位计数器的CP与小时个位计数器的CP同步,小时十位开始计数，小时十位计数器工作1次，通过译码器和数码显示管，小时的十位数字加1。当小时十位部分计数到2同时小时的个位部分计数到4，小时个位计数器的清零端和十位计数器的清零端通过小时个位计数器的Q2和小时十位计数器的Q1与非得到信号，小时部分清零，从而完成了1次24小时计时。五具体实现由图我们可以看出，振荡器产生的信号经过分频器作为产生秒脉冲，秒脉冲送入计数器，计数结果经过“时”、“分”、“秒”，译码器，显示器显示时间。其中振荡器和分频器组成标准秒脉冲信号发生器，由不同进制的计数器

9、，译码器和显示电路组成计时系统。秒信号送入计数器进行计数，把累计的结果以“时”、“分”、“秒”的数字显示出来。“时”显示由二十四进制计数器，译码器，显示器构成；“分”、“秒”显示分别由六十进制的计数器，译码器，显示器构成；校时电路实现对时，分的校准。六各部分定性说明以及定量计算1.振荡器秒发生电路-振荡器是计时器的核心，振荡器的稳定度和频率的精确度决定了计时器的准确度。一般来说，振荡器的频率越高，计时精度就越高，但耗电量将越大。所以，在设计电路时要根据需要而设计出最佳电路。在此设计中，我采用的是精度不高的，由集成电路555与RC组成的多谐振荡器。555定时器是一个模拟与数字混合型的集成电路。5

10、55定时器是一种应用极为广泛的中规模集成电路。该电路使用灵活、方便，只需外接少量的阻容元件就可以构成单稳、多谐和施密特触发器。因而广泛用于信号的产生、变换、控制与检测。 目前生产的定时器有双极型和CMOS两种类型，其型号分别有NE555(或5G555)和C7555等多种。它们的结构及工作原理基本相同。通常，双极型定时器具有较大的驱动能力，而CMOS定时器具有低功耗、输入阻抗高等优点。555定时器工作的电源电压很宽，并可承受较大的负载电流。双极型定时器电源电压范围为516V，最大负载电流可达200mA；CMOS定时器电源电压范围为318V，最大负载电流在4mA以下。左面图 是555定时器内部组成

11、框图。它主要由两个高精度电压比较器C1、C2，一个RS触发器，一个放电三极管和三个5K电阻的分压器而构成。（图4.1）它的各个引脚功能如下：1脚：外接电源负端VSS或接地，一般情况下接地。8脚：外接电源VCC，双极型时基电路VCC的范围是4.5 16V，CMOS型时基电路VCC的范围为3 18V。一般用5V。3脚：输出端Vo2脚： 低触发端6脚：TH高触发端4脚： 是直接清零端。当 端接低电平，则时基电路不工作，此时不论 、TH处于何电平，时基电路输出为“0”，该端不用时应接高电平。5脚：VC为控制电压端。若此端外接电压，则可改变内部两个比较器的基准电压，当该端不用时，应将该端串入一只0.01

12、F电容接地，以防引入干扰。7脚：放电端。该端与放电管集电极相连，用做定时器时电容的放电。在1脚接地，5脚未外接电压，两个比较器A1、A2基准电压分别为 的情况下，其功能如下表：输入in输出outVTD任意任意00导通10导通11截止1不变不变（表4.1） 由图1可知，接通电源后，电容C1被充电，vC上升，当vC上升到大于2/3VCC时，触发器被复位，放电管T导通，此时v0为低电平，电容C1通过R2和T放电，使vC下降。当vC下降到小于1/3VCC时，触发器被置位，v0翻转为高电平。电容器C1放电结束；当C1放电结束时，T截止，VCC将通过R1、R2向电容器C1充电；当vC上升到2/3VCC时，

13、触发器又被复位发生翻转，如此周而复始，在输出端就得到一个周期性的方波，其周期为 ： 。 本设计中，由电路图可知R1和C的值，然后再根据调节R2的值可使得T=1s。2.分频器分频器的功能主要有两个：一个是产生标准秒脉冲信号；二是提供功能扩展电路所需要的信号，如仿电台报时用的1kHz的高音频信号和500Hz的低音频信号等。本设计中，由于振荡器产生的信号频率太高，要得到标准的秒信号，就需要对所得的信号进行分频。这里所采用的分频电路是由3个总规模计数器74LS90来构成的3级1/10分频。74LS90的引脚图及其功能图如下图所示： 74ls90引脚图： （图4.2） 74ls90真值表：（表4.2）输

14、入量输出量R01R02R91R92Q3Q2Q1Q01101000011100000不定不定111001至少一个为0至少一个为0计数十分频时：输入接A，B与相连，从输出；五分频时：输入接A，B与相连，从输出；二分频时：输入接A，B与相连，从输出。（注：一般芯片的NC引脚在应用中必须悬空，不允许接任何外围。因为NC脚,可能是悬空的脚，也可能是用于测试的脚。）3、计数器本设计所采用的是十进制计数器74SL90，根据时分秒各个部分的的不同功能，设计成不同进制的计数器。秒的个位，需要10进制计数器，十位需6进制计数器（计数到59时清零并进位），秒部分设计与分钟的设计完全相同；时部分的设计为当时钟计数到2

15、4时，使计数器的小时部分清零，从而实现整体循环计时的功能。计数部分：利用74LS90芯片和74LS08芯片组成的计数器，它们采用异步连接，利用外接标准1Hz脉冲信号进行计数。显示部分： 将六片74LS90的Q0Q1Q2Q3脚分别接到CD4511上的输入上，根据脉冲的个数显示时间。秒信号经过计数器之后分别得到显示电路，以便实现用数字显示时、分、秒的要求，计时电路共分三部分：计秒、计分和计时。其中，计秒和计分都是60进制，而计时为24进制，可以采用两个十进制计数器74LS90实现24进制、60进制计数器。（1）六十进制计数由分频器来的秒脉冲信号，首先送到“秒”计数器进行累加计数，秒计数器应完成一分

16、钟之内秒数目的累加，并达到60秒时产生一个进位信号，所以，选用2片74LS160和一片74LS00组成六十进制计数器，采用反馈归零的方法来实现六十进制计数。其中，“秒”十位是六进制，“秒”个位是十进制。 秒的个位部分为逢十进一，十位部分为逢六进一，从而共同完成60进制计数器，当计数到59时清零并重新开始计数。个位实现10进制计数和进位功能，秒的十位在计数至0110时由与非门反馈清零实现6进制。注：分钟电路设计与秒电路完全相同。（2）二十四进制计数器：选用2片74LS90和一片74LS08组成24进制计数器，采用反馈归零的方法来实现24进制计数。当十位为0010且个位为0100时利用74ls08

17、与门使两芯片异步清零。4.显示器本实验采用七段显示器5.校正时、分当数字钟走时出现误差时，需要校正时间。校时电路实现对“时”“分”“秒”的校准。在电路中设有正常计时和校对位置。本实验实现“时”“分”的校对。6.电路整点报时。七实验仿真在电子电路计算机仿真软件Multisim10.0中进行调试和仿真数字电子钟，得到的仿真电路图如附二图所示。由仿真电路实验知道了当高频信号经过分频器后得到标准的秒脉冲信号，进入60进制的“秒”计时，“秒”的分位进入60进制的“分”计时，最后，由分的“时”进位进入24进制的“时”计时。再加上由门电路和开关构成的校时电路对电路的“时”，“分”进行校时，从而得到正确的时间的。八整体电路九元器件清单（1）74LS90（ 10片） （2）74LS00（2片）（3）74LS08（1片） （4）74LS04（1片）（5）CD4511（6片） （6）数码显示器（6片）（7）555计时器（1片） （8）100K电位器（9）电阻5.1K（1个）10k（4个） （10）电容0.01uf（2个）（11）单刀双掷开关（2个） （12）单刀单置开关（3个）（13）+5V电源若干 （14）导线等十总结 通过实验认真分析了7490，555定时器的使用方法，获得了宝贵的学习经验。加深了对数字电路分析方法的理解。