整理数字电子技术 考试复习选择填空题汇总.docx

1、整理数字电子技术 考试复习选择填空题汇总数字电子技术试卷一、 选择题： A组：1.如果采用偶校验方式，下列接收端收到的校验码中，（ A ）是不正确的A、00100B、10100C、11011D、11110、某一逻辑函数真值表确定后，下面描述该函数功能的方法中，具有唯一性的是（B）A、逻辑函数的最简与或式B、逻辑函数的最小项之和C、逻辑函数的最简或与式D、逻辑函数的最大项之和、在下列逻辑电路中，不是组合逻辑电路的是（D）A、译码器B、编码器C、全加器D、寄存器、下列触发器中没有约束条件的是（D）A、基本RS触发器B、主从RS触发器C、同步RS触发器D、边沿D触发器、555定时器不可以组成 D 。

2、A.多谐振荡器 B.单稳态触发器 C.施密特触发器 D.JK触发器、编码器（A）优先编码功能，因而（C）多个输入端同时为。A、有B、无C、允许D、不允许、（D）触发器可以构成移位寄存器。A、基本RS触发器B、主从RS触发器C、同步RS触发器D、边沿D触发器、速度最快的A/D转换器是（A）电路A、并行比较型B、串行比较型C、并串行比较型D、逐次比较型9、某触发器的状态转换图如图所示，该触发器应是( C ) A. J-K触发器 B. R-S触发器 C. D触发器 D. T触发器10.（电子专业作）对于VHDL以下几种说法错误的是（A ）A VHDL程序中是区分大小写的。B 一个完整的VHDL程序总

3、是由库说明部分、实体和结构体等三部分构成C VHDL程序中的实体部分是对元件和外部电路之间的接口进行的描述，可以看成是定义元件的引脚D 结构体是描述元件内部的结构和逻辑功能B组：1、微型计算机和数字电子设备中最常采用的数制是-（ A ） A.二进制 B.八进制 C. 十进制 D.十六进制2、十进制数6在8421BCD码中表示为-（ B ） A.0101 B.0110 C. 0111 D. 10003、在图1所示电路中，使的电路是-（ A ）A. B. C. D. 4、接通电源电压就能输出矩形脉冲的电路是-（ D ）A. 单稳态触发器 B. 施密特触发器 C. D触发器 D. 多谐振荡器5、多谐

4、振荡器有-（ C ）A. 两个稳态 B. 一个稳态 C. 没有稳态 D. 不能确定6、已知输入A、B和输出Y的波形如下图所示，则对应的逻辑门电路是-（ D ）A. 与门 B. 与非门 C. 或非门 D. 异或门 7、下列电路中属于时序逻辑电路的是-（ B ）A. 编码器 B. 计数器 C. 译码器 D. 数据选择器8、在某些情况下，使组合逻辑电路产生了竞争与冒险，这是由于信号的-（ A ）A. 延迟 B. 超前 C. 突变 D. 放大9、下列哪种触发器可以方便地将所加数据存入触发器，适用于数据存储类型的时序电路-（ C ）A. RS触发器 B. JK触发器 C. D触发器 D. T触发器10、

5、电路和波形如下图，正确输出的波形是-（ A ）A. B. C. D. C组：1十进制数25用8421BCD码表示为 A 。A.11001 B.0010 0101 C.100101 D.100012. 当逻辑函数有n个变量时，共有 D 个变量取值组合？ A. n B. 2n C. n2 D. 2n3在何种输入情况下，“与非”运算的结果是逻辑0。 D A全部输入是0 B.任一输入是0 C.仅一输入是0 D.全部输入是14存储8位二进制信息要 D 个触发器。A.2 B.3 C.4 D.85欲使JK触发器按Qn+1=n工作，可使JK触发器的输入端 A 。A.J=K=1 B.J=0,K=1 C.J=0,

6、K=0 D.J=1,K=0 6多谐振荡器可产生 B 。A.正弦波 B.矩形脉冲 C.三角波 D.锯齿波7在下列逻辑电路中，不是组合逻辑电路的是 A 。A.译码器 B.编码器 C.全加器 D.寄存器8八路数据分配器，其地址输入端有 B 个。A.2 B.3 C.4 D.898位移位寄存器，串行输入时经 D 个脉冲后，8位数码全部移入寄存器中。A.1 B.2 C.4 D.810一个无符号8位数字量输入的DAC，其分辨率为 D 位。A.1 B.3 C.4 D.8D组：1、下列四个数中，最大的数是（ B ） A、（AF）16 B、（001010000010）8421BCD C、（10100000）2 D

7、、（198）102、下列关于异或运算的式子中，不正确的是（ B ） A、AA=0 B、 C、A0=A D、A1=3、下列门电路属于双极型的是（ A ） A、OC门 B、PMOS C、NMOS D、CMOS4、对于钟控RS触发器，若要求其输出“0”状态不变，则输入的RS信号应为（ A ） A、RS=X0 B、RS=0X C、RS=X1 D、RS=1X5、如图所示的电路，输出F的状态是（ D ）A、A B、AC、1 D、0 6、AB+A 在四变量卡诺图中有( B )个小格是“1”。A、13 B、12 C、6 D、5 7、二输入与非门当输入变化为( A )时，输出可能有竞争冒险。A. 0110 B.

8、 0010 C. 1011 D. 11018、N个触发器可以构成能寄存( B )位二进制数码的寄存器。 A.N-1 B.N C.N+1 D.2N9、以下各电路中，( B )可以产生脉冲定时。 A. 多谐振荡器 B.单稳态触发器 C.施密特触发器 D.石英晶体多谐振荡器10、输入至少( B )位数字量的D/A转换器分辨率可达千分之一。A. 9 B. 10 C. 11 D. 12二、 判断题：A组：1、MP音乐播放器含有D/A转换器，因为要将存储器中的数字信号转换成优美动听的模拟信号音乐。（）2、真值表、函数式、逻辑图、卡诺图和时序图，它们各具有特点又相互关联。（）3、有冒险必然存在竞争，有竞争就

9、一定引起冒险。（）4、时序逻辑电路的特点是：电路任一时刻的输出状态与同一时刻的输入信号有关，与原有状态没有任何的联系（）5、（电子专业作）FPGA是现场可编程门阵列，属于低密度可编程器件。（）B组：1、时序电路无记忆功能，组合逻辑电路有记忆功能。-（ ）2、在普通编码器中，任何时刻都只允许输入二个编码信号，否则输出将发生混乱。（ ）3、基本的RS触发器是由二个与非门组成。-（ ）4、A/D转换器是将数字量转换为模拟量。-（ ）5、逻辑电路如下图所示，只有当A=0，B=0时Y=0才成立。-（ ）C组：1若两个函数具有不同的逻辑函数式，则两个逻辑函数必然不相等。（ ）2三态门的三种状态分别为：高电

10、平、低电平、不高不低的电压。（ ）3.D触发器的特性方程为Qn+1=D，与Qn无关，所以它没有记忆功能。（ ）4.编码与译码是互逆的过程。（ ）5.同步时序电路具有统一的时钟CP控制。（ ）D组：1、时序逻辑电路在某一时刻的输出状态与该时刻之前的输入信号无关。（ ）2、D触发器的特性方程为Qn+1=D，与Qn无关，所以它没有记忆功能。（ ）3、用数据选择器可实现时序逻辑电路。（ ）4、16位输入的二进制编码器，其输出端有4位。（）5、时序电路不含有记忆功能的器件。（ ）三、 填空题：A组：1、 数字电路按照是否有记忆功能通常可分为两类： 组合逻辑电路、 时序逻辑电路 。2、 三态门的三种状态是

11、指_0_、_1_、_高阻_。3、 实现A/D转换的四个主要步骤是_采样_、_保持_、_量化_、_编码_。4、 将十进制转换为二进制数、八进制数、十六进制数：（25.6875（ 5、寄存器分为_基本寄存器_和_移位寄存器_两种。6、半导体数码显示器的内部接法有两种形式：共 阳极 接法和共 阴极 接法。7、与下图真值表相对应的逻辑门应是_与门_输入 A B输出 F 0 00 0 10 1 00 1 118、已知L=A+C，则L的反函数为=_。9、基本RS触发器，若现态为1，SR，则触发状态应为_1_。10、（电子专业选作）ROM的存储容量为1K8，则地址码为_10_位，数据线为_8_位。B组：1、

12、请将下列各数按从大到小的顺序依次排列：（246）8；（165）10；（10100111）2；（A4）16 （10100111）2 （246）8 （165）10 （A4）16 2、逻辑函数有三种表达式： 逻辑表达式 、 真值表 、 卡诺图 。3、TTL逻辑门电路的典型高电平值是 3.6 V，典型低电平值是 0.3 V。4、数据选择器是一种 多个 输入 单个 输出的中等规模器件。5、OC门能实现“ 线与 ”逻辑运算的电路连接，采用总线结构，分时传输数据时，应选用 三态门 。6、逻辑表达式为 ，它存在 0 冒险。7、时序逻辑电路在某一时刻的状态不仅取决于 这一时刻 的输入状态，还与电路 过去的 状态

13、有关。8、触发器按逻辑功能可以分为 RS 、D 、JK 、T 四种触发器。9、双稳态触发器电路具有 两个稳态 ， 并能 触发翻转 的两大特性。10、模数转换电路包括 采样 、 保持 、 量化 和编码 四个过程。C组：1、二进制（1110.101）2转换为十进制数为_14.625_。2、十六进制数（BE.6）16转换为二进制数为_(10111110.011)2_。3、F=BCD+AC+AB+ABC=m(_7,10,11,12,13,14,15_)。4、F=AC+D的最小项表达式为_m (1,3,9,10,11,14,15)_。5一个基本RS触发器在正常工作时，它的约束条件是+=1，则它不允许输入

14、= 0 且= 0 的信号。6555定时器的最后数码为555的是 TTL 产品，为7555的是CMOS 产品。7、TTL与非门的多余输入端悬空时，相当于输入_高_电平。8数字电路按照是否有记忆功能通常可分为两类： 组合逻辑电路 、时序逻辑电路 。9对于共阳接法的发光二极管数码显示器，应采用 低 电平驱动的七段显示译码器。10、F=AB+的对偶函数是_ F=（A+B）_。D组：1、将（234）8按权展开为 282+381+480 。2、（10110010.1011）2=( 262.54 )8=( B2.B )163、逻辑函数F=+B+D的反函数= A（C+） 。 4、逻辑函数通常有 真值表 、 代

15、数表达式 、 卡诺图 等描述形式。5、施密特触发器具有 回差 现象，又称 电压滞后 特性。6、在数字电路中，按逻辑功能的不同，可以分为 逻辑电路 和 时序电路 。7、消除冒险现象的方法有 修改逻辑设计 、 吸收法 、 取样法 和 选择可靠编码 。 8、触发器有 2 个稳态，存储8位二进制信息要 8 个触发器。9、逻辑代数运算的优先顺序为 非 、 与 、 或 。10、寄存器按照功能不同可分为两类： 移位 寄存器和 数码 寄存器。E组：1、数字信号的特点是在 上和 上都是不连续变化的，其高电平和低电平常用 和 来表示。2、请将下列各数按从大到小的顺序依次排列：（123）8；（82）10；（1010

16、100）2；（51）16： ，以上四个数中最小数的8421BCD码为（ ）8421BCD 。3、除去高、低电平两种输出状态外，三态门的第三态输出称为 状态。4、在555定时器组成的脉冲电路中，脉冲产生电路有 ，脉冲整形电路有 、 ，其中 属于双稳态电路。5、存储容量为4K8的SRAM，有 根地址线，有 根数据线，用其扩展成容量为16K16的SRAM需要 片。6、实现A/D转换的四个主要步骤是_ _、_ _、_ _和编码。1十进制9用余3码表示为 1100 。2 逻辑函数Y=A（B+C），其反函数=。对偶函数Y= A + BC 。3 OC门在实际使用时必须在输出端外接 负载电阻和电源 。4. 设

17、计模值为30的计数器至少需要 5 级触发器。1 逻辑函数的描述有多种，下面 B 描述是唯一的。A.逻辑函数表达式 B.卡诺图 C.逻辑图 D. 文字说明2 一只四输入与非门，使其输出为0的输入变量取值组合有 D 种。A.15 B.8 C.7 D.13. 可用来暂时存放数据的器件是 B 。A.译码器 B.寄存器 C.全加器 D.编码器4 D 可用来自动产生矩形脉冲信号。A.施密特触发器 B.单稳态触发器 C.T触发器 D. 多谐振荡器5 单稳态触发器的主要用途是 C 。A.整形、延时、鉴幅 B. 整形、鉴幅、定时C.延时、定时、整形 D.延时、定时、存储一、填空题（每空1分，共20分）1.有一数

18、码10010011，作为自然二进制数时，它相当于十进制数（ 147 ），作为8421BCD码时，它相当于十进制数（ 93 ）。2.三态门电路的输出有高电平、低电平和（高阻）3种状态。3TTL与非门多余的输入端应接（高电平或悬空）。 4TTL集成JK触发器正常工作时，其和端应接（高）电平。5. 已知某函数，该函数的反函数= 6. 如果对键盘上108个符号进行二进制编码，则至少要（ 7 ）位二进制数码。7. 典型的TTL与非门电路使用的电路为电源电压为（5 ）V，其输出高电平为（3.6 ）V，输出低电平为（ 0.35 ）V， CMOS电路的电源电压为（ 318 ） V 。874LS138是3线8线

19、译码器，译码为输出低电平有效，若输入为A2A1A0=110时，输出 应为（ 10111111 ）。9将一个包含有32768个基本存储单元的存储电路设计16位为一个字节的ROM。该ROM有（ 11 ）根地址线，有（ 16 ）根数据读出线。10. 两片中规模集成电路10进制计数器串联后，最大计数容量为（ 100 ）位。11. 下图所示电路中， Y1（A B ）；Y2 （A B + A B ）；Y3 （ A B ）。12. 某计数器的输出波形如图1所示，该计数器是（ 5 ）进制计数器。13驱动共阳极七段数码管的译码器的输出电平为（ 低 ）有效。二、单项选择题 1.函数F(A,B,C)=AB+BC+A

20、C的最小项表达式为( A ) 。AF(A,B,C)=m（0，2，4） B. (A,B,C)=m（3，5，6，7）CF(A,B,C)=m（0，2，3，4） D. F(A,B,C)=m（2，4，6，7）28线3线优先编码器的输入为I0I7 ，当优先级别最高的I7有效时，其输出的值是（ C ）。A111 B. 010 C. 000 D. 1013十六路数据选择器的地址输入（选择控制）端有（ C ）个。 A16 B.2 C.4 D.84. 有一个左移移位寄存器，当预先置入1011后，其串行输入固定接0，在4个移位脉冲CP作用下，四位数据的移位过程是（ A）。 A. 1011-0110-1100-100

21、0-0000 B. 1011-0101-0010-0001-0000 C. 1011-1100-1101-1110-1111 D. 1011-1010-1001-1000-01115已知74LS138译码器的输入三个使能端（E1=1， E2A = E2B=0）时，地址码A2A1A0=011，则输出 Y7 Y0是( C ) 。 A. 11111101 B. 10111111 C. 11110111 D. 111111116. 一只四输入端或非门，使其输出为1的输入变量取值组合有( A )种。A15B8 C7D17. 随机存取存储器具有( A )功能。A.读/写 B.无读/写 C.只读 D.只写8

22、N个触发器可以构成最大计数长度（进制数）为( D )的计数器。 A.N B.2N C.N2 D.2N9某计数器的状态转换图如下，其计数的容量为( B )A 八 B. 五 C. 四 D. 三10已知某触发的特性表如下（A、B为触发器的输入）其输出信号的逻辑表达式为( C )。ABQn+1说明00Qn保持010置0101置111Qn翻转A Qn+1 A B. C. D. Qn+1 B11 有一个4位的D/A转换器，设它的满刻度输出电压为10V，当输入数字量为1101时，输出电压为（ A ）。A 8.125V B.4V C. 6.25V D.9.375V12函数F=AB+BC，使F=1的输入ABC组

23、合为( D )AABC=000BABC=010 CABC=101DABC=11013已知某电路的真值表如下，该电路的逻辑表达式为( C )。A B. C DABCYABCY0000100000111011010011010111111114四个触发器组成的环行计数器最多有( D)个有效状态。 A.4 B. 6 C. 8 D. 16 ( B ) 三、判断说明题1、逻辑变量的取值，比大。（ ）2、D/A转换器的位数越多，能够分辨的最小输出电压变化量就越小（ ）。 3八路数据分配器的地址输入（选择控制）端有8个。（ ）4、因为逻辑表达式A+B+AB=A+B成立，所以AB=0成立。（ ）5、利用反馈归

24、零法获得N进制计数器时，若为异步置零方式，则状态SN只是短暂的过渡状态，不能稳定而是立刻变为0状态。（ ）6在时间和幅度上都断续变化的信号是数字信号，语音信号不是数字信号。（ ）7.约束项就是逻辑函数中不允许出现的变量取值组合，用卡诺图化简时，可将约束项当作1，也可当作 0。（ ）8时序电路不含有记忆功能的器件。（ ）9计数器除了能对输入脉冲进行计数，还能作为分频器用。（ ）10优先编码器只对同时输入的信号中的优先级别最高的一个信号编码. （ ）一、单项选择题（每小题1分，共15分）1一位十六进制数可以用多少位二进制数来表示？（ C ）A. B. C. D. 162以下电路中常用于总线应用的是

25、（ A ）A.TSL门 B.OC门 C. 漏极开路门 D.CMOS与非门3以下表达式中符合逻辑运算法则的是（ D ）A.CC=C2 B.1+1=10 C.01 D.A+1=14T触发器的功能是（ D ）A 翻转、置“0” B. 保持、置“1” C. 置“1”、置“0” D. 翻转、保持5. 存储8位二进制信息要多少个触发器（D ）A.2 B.3 C.4 D.86多谐振荡器可产生的波形是（ B ）A.正弦波 B.矩形脉冲 C.三角波 D.锯齿波7一个16选一的数据选择器，其地址输入（选择控制输入）端的个 数是（ C ）A.1 B.2 C.4 D.168引起组合逻辑电路中竟争与冒险的原因是（ C

26、）A.逻辑关系错； B.干扰信号； C.电路延时； D.电源不稳定。9同步计数器和异步计数器比较，同步计数器的最显著优点是（ A ） A.工作速度高 B.触发器利用率高 C.电路简单 D.不受时钟CP控制10N个触发器可以构成能寄存多少位二进制数码的寄存器？（ B ） A.N-1 B.N C.N+1 D.2N11若用JK触发器来实现特性方程，则JK端的方程应为（ B ）A.J=AB，K= B.J=AB，K= C.J=，K=AB D.J=，K=AB12一个无符号10位数字输入的DAC，其输出电平的级数是（ C ）A.4 B.10 C.1024 D.10013要构成容量为4K8的RAM，需要多少片容量为2564