数字电子技术实验讲义.docx

1、数字电子技术实验讲义目 录实验一 TTL各种门电路功能测试 2* 实验二 组合逻辑电路分析 6实验三 3/8译码器 10实验四 四位二进制全加器 14实验五 数据选择器实验 16* 实验六 触发器实验 19* 实验七 计数器实验 22* 实验八 D/A转换实验 28* 实验九 A/D转换实验 31设计性实验 34实验一 节日彩灯（设计性实验） 34实验二 六人智力抢答（设计性实验） 35附 录 芯片管脚及功能介绍 36实验一 TTL各种门电路功能测试一、实验目的：1、熟悉TTL各种门电路的逻辑功能及测试方法。2、熟悉万用表的使用方法。二、实验设备及器件1. SAC-DS4数字逻辑实验箱 1个2

2、. 数字万用表 1块3. 74LS20双四输入与非门 1片4. 74LS02四二输入或非门 1片5. 74LS51双2-3输入与或非门 1片6. 74LS86 四二输入异或门 1片7. 74LS00四二输入与非门 2片三、实验内容与步骤 1、与非门逻辑功能测试用74LS20双四输入与非门进行实验，其引脚图见附录。(1) 按图1-1接线。图11(2) 按表1-1要求用开关改变输入端A、B、C、D的状态，借助指示灯和万用表，把测试结果填入表1-1中。 表1-1输 入 输 出 FABCD电压（V）逻辑状态00004.89100014.88100114.88101114.88111110.180 2、

3、或非门逻辑功能测试用74LS02二输入四或非门进行实验，其引脚图见附录。(1) 按图1-2接线。 图1-2(2) 按表1-2的要求用开关改变输入量A、B的状态，借助指示灯和万用表观测各 相应输出端F的状态，并将测试结果填入表1-2中。 表1-2输 入输 出 F AB电压(V)逻辑状态004.91010.10100.10110.10 3、与或非门逻辑功能测试用74LS51双23输入与或非门进行实验，其引脚图见附录。(1) 按 图1-3接线。 图1-3(2) 按表1-3要求用开关改变输入量A、B、C、D的状态，借助指示灯和万用表观测各对应输出端F的状态，并把测试结果记入表1-3中。 表1-3输 入

4、输 出 F A B C D 电压(V) 逻辑状态 0 0 0 04.91 0 0 0 14.90 0 0 1 10.10 0 1 1 10.10 1 1 1 10.10 4、异或门逻辑功能测试用74LS86二输入四异或门进行实验，其引脚图见附录。(1) 按图1-4接线。 图1-4(2) 按表1-4要求用开关改变输入量A、B的状态，借助指示灯和万用表观测各对应输出端F的状态，并把测试结果填入表1-4中。 表1-4输 入输 出 FAB电压(V)逻辑状态00 01 10 11 5、利用74LS00与非门实现“与电路”、“或电路”、“或非电路”、“异或电路” 要写出各种电路的逻辑表达式和真值表，画出逻

5、辑图并在实验仪上加以验证。四、实验要求1、将实验结果填入各相应表中。2、分析各门电路的逻辑功能。3、回答下面问题(1) 与非门一个输入端接连续脉冲，其余端是何状态时允许脉冲通过，是何状态时禁止脉冲通过？(2) 为什么异或门又称可控反相门？ 4、独立完成实验，交出完整的报告。 * 实验二 组合逻辑电路分析一实验目的1. 掌握组合逻辑电路的分析方法2. 验证半加器、全加器、半减器、全减器、奇偶校验器、原码/反码转换器逻辑功能。二、实验设备及器件1. SAC-DS4数字逻辑实验箱 1个2. 万用表 1块3. 74LS00 四二输入与非门 3片4. 74LS86 四二输入异或门 1片三、实验内容与步骤

6、1、分析半加器的逻辑功能（1） 用两片74LS00（引脚见附录）按图41接线。74LS00芯片14脚接+5V,7脚接地。图41（2） 写出该电路的逻辑表达式，列真值表（1） 按表4-1的要求改变A、B输入，观测相应的S、C值并填入表4-1中。（2） 比较表4-1与理论分析列出的真值表，验证半加器的逻辑功能。 表4-1 输 入输 出ABSC00011011 2、分析全加器的逻辑功能1）用三片74LS00按图4-2接好线。74LS00芯片14脚接 +5v,7脚接地.图4-22） 析该线路，写出Sn、Cn的逻辑表达式，列出其真值表。3） 表4-2利用开关改变An、Bn、Cn-1的输入状态，借助指示灯

7、或万用表观测Sn、Cn的值填入表4-2中。4） 表4-2的值与理论分析列出的真值表加以比较，验证全加器的逻辑功能。 表4-2输 入输 出AnBnCn-1SnCn000001010011100101110111 3、分析半减器的逻辑功能（1） 用两片74LS00按图4-3接好线。74LS00芯片14脚接 +5v,7脚接地.图4-3（2）分析该线路，写出D、C的逻辑表达式，列出真值表。（3）按表4-3改变开关A、B状态，观测D、C的值并填入表4-3中。（4）将表4-3与理论分析列出的真值表进行比较，验证半减器的逻辑功能。 表4-3输 入 输 出ABDC000110114、分析全减器的逻辑功能（1）

8、用一片74LS86和两片74LS00按图4-4接线。各片的14脚接 +5V,7脚接地。 图4-4（2） 分析该线路，写出Dn、Cn的逻辑表达式，列出真值表。（3） 按表4-4改变An、Bn、Cn-1的开关状态，借助万用表或指示灯观测输出Dn、Cn的状态并填入表4-4中。（4） 对比表4-4和理论分析列出的真值表，验证全减器的逻辑功能。 表4-4输 入输 出AnBnCn-1DnCn000001010011100101110111 5、分析四位奇偶校验器的逻辑功能1)用74LS86按图4-5接好线。74LS86芯片14脚接 +5v,7脚接地.图4-5 2）分析该线路，写出逻辑表达式，列出真值表。3

9、) 按表4-5改变A、B、C、D开关状态，借助指示灯或万用表观测输出F状态，填入表4-5中。4) 对比表4-5与理论分析列出的真值表，验证奇偶校验器的逻辑功能。 表4-5 输 入输 出ABCDQ00000001001000110100010101100111100010011010101111001101111011116、分析四原码/反码转换器的逻辑功能(1) 用74LS86按图4-6接好线。74LS86芯片14脚接 +5v,7脚接地。图4-6 (2) 分析该线路，写出逻辑表达式，列出真值表。 (3) 按表4-6利用开关改变M、K3、K2、K1、K0的输入状态，借助指示灯或万用表 观测 Q3

10、、Q2、Q1、Q0的状态，填入表4-6中。 (4) 对比分析理论值与实测值，验证该线路的功能。 表4-6输 入输 出M=0M=1K3K2K1K0Q3Q2Q1Q0Q3Q2Q1Q000000001001101111111实验三 3/8译码器一、实验目的1、掌握中规模集成电路译码器的工作原理及逻辑功能。1、 学习译码器的灵活应用。二、实验设备及器件1. SAC-DS4数字逻辑电路实验箱 1个2. 万用表 1块3. 74LS138 3-8线译码器 2片4. 74LS40 双四输入与非门 1片三、实验内容与步骤74LS138管脚图见附录，其与非门组成逻辑图见图5-1。图5-1控制输入端S1=1，S2=S

11、3=0，译码器工作，否则译码器禁止，所有输出端均为高电平。1、译码器逻辑功能测试1) 按图5-2接线。图5-22) 根据表5-1，利用开关设置S1、S2、S3、及A2、A1、A0的状态，借助指示灯或万用表观测Q0-Q7的状态，记入表5-1中。 表5-1输 入输 出 S1S2S3A2A1A0Q0Q1Q2Q3Q4Q5Q6Q7011100000100001100010100011100100100101100110100111 2、 用两片74LS138组成4-16线译码器按图5-3接线，利用开关改变输入D0-D3的状态，借助指示灯或万用表监测输出端，记入表5-2中，写出各输出端的逻辑函数。 图5-

12、3表5-2输 入输 出D3D2D1D0Q0Q1Q2Q3Q4Q5Q6Q7Q8Q9Q10Q11Q12Q13Q14Q1500000001001000110100010101100111100010011010101111001101111011113、利用译码器组成全加器线路 用74LS138和74LS20按图5-4接线，74LS20芯片14脚接 +5v,7脚接地.利用开关改变输入Ai、Bi、Ci-1的状态，借助指示灯或万用表观测输出Si、Ci的状态，记入表5-3中，写出输出端的逻辑表达式。 图5-4 表5-3 输 入输 出S1AiBiCi-1SiCi010001001101010111100110

13、111101111四、实验要求：1、整理各步实验结果，列出相应实测真值表。2、总结译码器的逻辑功能及灵活应用情况。2、 交出完整的实验报告。实验四 四位二进制全加器一、实验目的1、 掌握中规模集成电路四位全加器的工作原理及其逻辑功能。2、 学习全加器的应用。二、实验设备及器件1. SAC-DS4数字逻辑电路实验箱 1个2. 万用表 1块3. 74LS283 四位二进制全加器 1片三、实验内容与步骤 1、 74LS283四位全加器它是由与或非门及反相器组成的采用串行进位形式的四位全加器，其引脚见附录。1）按图8-1接线。图8-1 2） 用开关按表8-1设置输入A1-A4、B1-B4、C0的状态，

14、借助指示灯观测输出F1-F4、C4的状态，并记入表8-1中。 表8-1输 入输 出A4 A3 A2 A1B4 B3 B2 B1C0F4 F3 F2 F1C40 0 0 10 0 0 11 0 1 0 00 0 1 10 1 0 0 0 0 1 1 11 1 0 0 11 0 0 00 1 0 1 10 1 0 11 1 1 0 00 1 1 00 1 1 0 10 1 0 01 1 1 1 11 1 1 10 2、 用74LS283四位全加器实现BCD码到余3码的转换将每个BCD码加上0011，即可得到相应的余3码。故应按图8-2接线。图8-2利用开关输入BCD码，借助指示灯观测输出的余3码，

15、填入表8-2中。 表8-2输入BCD 码输出余3码B4 B3 B2 B1 F4 F3 F2 F1 0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 1四、 实验要求 1、整理实验数据填入表中2、分析实验结果，写进报告中。实验五 数据选择器实验一、实验目的1、 掌握中规模集成电路数据选择器的工作原理及逻辑功能。2、 学习数据选择器的应用。二、实验设备及器件1. SAC-DS4数字逻辑电路实验箱 1个2. 万用表 1块3. 74LS153双四选一数据选择器 1片三、实验内容与步骤 74LS153双四选一数据选择

16、器，其引脚图见附录。两个选择器各有一个控制端（S1、S2），共用一组输入选择代码A0-A1，输出为原码，其内部逻辑图如图9-1所示。图9-11、 74LS153双四选一数据选择器功能测试1) 按图9-2接线。 图9-22) 利用开关按表9-1改变输入选择代码的状态及输入数据的状态，借助指示灯或万用表观测输出Q的状态填入表9-1中。 表9-1输 入输 出SA1A0DQ1000D0001D1010D2011D32、 用74LS153双四选一数据选择器实现全加功能1） 全加器的真值表表9-2 全加器的真值表输 入输 出ABCn-1SC000000011001010011011001010101110

17、0111111表中S为全加器的和，C为向高位进位。2） 用“74LS153双四选一数据选择器”的8个置数端实现Cn-1,则全加器功能如下表：表9-3 “双四选一数据选择器”构成全加器功能表输 入输 出ABC1C2SC000 1D00 2D000001 1D00 2D010011 1D10 2D110010 1D11 2D101101 1D2O 2D2 10100 1D21 2D201110 1D31 2D301111 1D31 2D311 3） 按图9-3接线。图9-34） 改变开关输入状态，借助指示灯或万用表观测输出，验证全加器功能。5） 10脚接地，13脚接电源。改变开关输入状态，借助指示

18、灯或万用表观测输出，验证全加器功能。四、实验要求 1、分析数据选择器的逻辑功能。 2、分析用数据选择器实现全加功能的机理。* 实验六 触发器实验一、实验目的1、 掌握D触发器和J-K触发器的逻辑功能及触发方式。2、 熟悉现态和次态的概念及两种触发器的次态方程。二、实验设备及器件1、 SAC-DS4数字逻辑电路实验箱 1个2、 万用表 1块3、 74LS74 双D触发器 1片4、 74LS112双J-K触发器 1片三、实验内容与步骤1、 74LS74触发器逻辑功能测试1）按图10-1接线。图10-12）直接置位（SD）端复位（RD）端功能测试。利用开关按表10-1改变、的逻辑状态（D,CP状态随

19、意），借助指示灯或万用表观测相应的、状态，结果记入表10-1中。表10-1输 入输 出CPDQ111100 任意状态3）与CP端功能测试从端输入单个脉冲,按表10-2改变开关状态。将测试结果记入表10-2中。 表10-2输 入输 出 n+1DCP原状态n=0原状态n=101111111112、74LS112 触发器逻辑功能测试。1） 按图10-2接线。图10-2 2）直接置位（）复位（）功能测试 利用开关按表10-3改变和的状态，J、K、CP可以为任意状态，借用指示灯和万用表观察输出状态并将结果记入表10-3中。 表10-3输 入输 出CPJKQ10101111010100任意状态 3） 翻转

20、功能测试。 图10-2中CP端加单脉冲，按表10-4利用开关改变各端状态，借助指示灯或万用表观测输出端，状态记入表10-4。 表10-4输 入输 出 Qn+1JKCP原状态n=0原状态n=100110110011101101011011011110110四、实验要求1、整理实验数据填好表格.2、分析各触发器功能. 3、交出完整的实验报告.* 实验七 计数器实验 一、实验目的1、掌握用触发器和门电路设计, 装调同步任意进制计数器的方法。2、掌握异步计数器的工作原理及输出波形。3、熟悉中规模集成电路计数器的逻辑功能，使用方法及应用。4、了解译码和显示器件的使用。二、实验设备及器件1、 SAC-DS4数字逻辑电路实验箱 1 个2、 示波器 1 台3、 万用表 1 块4、 74LS90 十进制计数器 1 片5、 74LS112 双J-K触发器 1 片6、 74LS74 双D触发器 2 片7、 74LS51 双2-3输入与或非门 2片8、 74LS11 三3输入与门 1 片9、 74LS04 六非门 1 片三、实验内容与步骤 1、用D型触发器和门电路设计同步格雷码十进制加1计数器(1) 画状态转换图。 图15-1 状态图（2）列状态表。 表15-1原 状