触发器的逻辑功能.docx

1、触发器的逻辑功能第 5 章 集成触发器 内容提要触发器是时序逻辑电路中完成记忆功能的电路， 是最基本的时序逻辑 电路。本章主要介绍(1)基本触发器的电路组成和工作原理。(2) R触发器、J-K触发器、D触发器、T和T触发器的逻辑功 能以及触发器的描述方法： 逻辑功能表、 特性方程、 驱动(激励) 表、 状态转移图(表)和时序(波形)图。( 3) VHDL 语言的描述方法。本章还介绍了触发器的几种触发方式：置位 曳位方式、钟控电位触 发方式、主从触发方式及边沿触发方式。 介绍了触发器的脉冲工作特 性，主要体现在建立时间、保持时间和最高工作频率等。教学基本要求( 1)掌握各类触发器的逻辑功能和逻辑

2、功能的描述方法。(2)掌握各种触发方式的特点和脉冲工作特性。( 3)理解触发器的工作原理。重点与难点本章重点：( 1)各类触发器的逻辑功能和逻辑功能描述方法。(2)各种触发方式的特点、脉冲工作特性。 本章难点：触发器的电路结构。主要教学内容5.1触发器的逻辑功能5.1.1R触发器5.1.2J-K触发器5.1.3D 触发器5.1.4T触发器和T触发器5.2触发器电路结构和触发方式5.2.1直接置位 /复位方式5.2.2电位触发方式5.2.3主从触发器5.2.4边沿触发方式5.3触发器的脉冲工作特性5.3.1直接置位 /复位基本触发器5.3.2电平触发方式触发器5.3.3主从触发方式触发器5.3.

3、4边沿触发方式触发器5. 4 VHDL描述触发器5.1触发器的逻辑功能5.1.1R-S 触发器触发器逻辑功能的基本特点是可以保存 1 位二值信息 由于输入方式以及触发器状态随输入信号变化的规律不同， 在具体的逻辑功能上又有区别，将触发器分成 R-S J-K、D、T、T等几种逻辑功能的类型。这些逻辑功能可以用功能表、特征方程、驱动（激励） 表、状态转移图和时序图来描述R-S触发器功能表如表5 所示，RS触发器状态转移图如图5 所示。R -S触发器特征方程（2点二 +豆1=0 束条件）其中约束条件的意义是由于正常工作时，不允许出现 S=1、R=1的情况，必须保证SR=0。RS触发器激励表如表5!所

4、示。该表列出了当Qn为某一状态， 要求状态转移到确定的下一状态 Qn+1时，所需加入的输入信号。表5 RS触发器激励表严S RX011010111X訂5.1.2J-K触发器J -K触发器功能表如表5-143所示，J -K触发器的特征方程为Qn+1=JQn+KQnJ -K触发器的状态转移图如图52所示，J -K触发器的激励表如表表5-1- 3 7-A Si发器功能表 表5-1-4 触发器激励表ef严J K0 0Qn000X0 10011X1 0110X11 1.11X0图542 J-K触发器状态转移图5.1.3 D触发器D触发器功能表如表5 所示，D触发器的特征方程为Qn+1 = DD触发器的状

5、态转移图如图5 - 3所示，D触发器的激励表如表51-5所示。图5-1-3 D触发器状态转移图5.1.4 T触发器和T触发器T触发器功能表如表5 夕所示，T触发器的特征方程为Qn+1=TQn+TQnT触发器的状态转移图如图5N所示，T触发器的激励表如表5 七所示。图5-F T触发器状态转移图T触发器是指T恒等于1时的T触发器，所以其状态转移方程为Qn+1=Qn5.2触发器电路结构和触发方式5.2.1直接置位/复位方式 触发器的触发方式分有直接置位復位方式、电位触发方式、主从触 发方式和边沿触发方式。由两个与非门（或者或非门）交叉耦合构成的基本触发器属于直接置 位/复位方式，如图52-所示，其功

6、能表如表52-1所示。其工作特点是在输入信号Sd ( Rd)全部工作时间内都能直接改变输出端 Q(Q)的状态。工作波形如图5t2t2所示。表5 2基本触发器功能表图5 基本触发器爲尿11Qn01010100不允许522电位触发方式 电位触发方式是在基本触发器的基础上加触发导引门， 如图54243所示。图5 2 -3电位触发方式R_S触发器其工作特点是CP=1的全部时间内，R和S的变化都将引起触发器输 出端的变化。而CP=0的全部时间内，R和S的变化都不会引起触发 器状态的变化。其工作波形如图52F所示。5.2.3主从触发器 主从触发方式电路由两个电位触发方式的触发器串接构成，如图5-2-5所示

7、。在主从R-S触发器中，一个为主触发器，一个为从触发 器，但它们的钟控信号相位相反。图5 2七主从R触发器在CP= 1时，主触发器根据S和R的触发状态翻转，从触发器的CP=0 保持原状态不变。在CP=0时，从触发器的CP= 1,按照与主触发器相同的状态翻转， 而主触发器在CP=0全部时间内状态不变。必须注意的是：(1)在CP= 1期间，Q主仍然会随S、R状态变化而多次改变，因此 输入信号仍需要引导约束条件 SF= 0。(2)从触发器跟随主触发器状态翻转发生在 CP由1到0的时刻。 如果将触发器输出Q (Q)反馈至输入端，使得S=JQ，R=KQ,如图5 t2-6所示，此时将输入信号S改称为J,

8、R改称为K。图5-2-6主从J -K触发器由于将Q (Q)反馈至输入端，与外加输入信号 J和K共同作为触发 器的输入信号。因此有：(1)原RS= 0的约束条件不论J、K为何种状态均能满足，即JQ KQ=0。 J -K触发器就没有约束条件Qn+1=JQn+KQn(2)主触发器存在一次翻转特性”也就是主触发器在CP=1期间, 如果接受J、K输入信号状态发生一次翻转，主触发器的状态一直保持不变，不再随输入信号改变而改变。从触发器是跟随 CP由1至0这一时刻主触发器的状态而翻转。由于主触发器存在一次翻转特性问题， 使得主从J-K触发器在CP由 1至0发生的状态转移，与J -K触发器状态方程描述的转移出

9、现不一 致。主从触发器正常工作要求CP= 1期间激励信号不发生变化，因此抗干 扰能力较差。例5 -在图5 43-5给出的主从R-S触发器和图5 43-6给出的主从J-K触发器的CP、R、S及CP、J、K波形如图543-(a)(b)所示，假定触发器的初始状态Q = 0,请分别画出主从R-S触发器和主从J-K 触发器的输出Q工作波形。解Q工作波形如图5-3-7中Q主、Q波形所示。由此波形可见：(1)从触发器的状态在CP由1跳变至0时刻，跟随Q主发生转移。(2)比较主从R和主从J-K在第3个CP= 1期间，R-S触发器的 Q主发生了两次状态转移，而主从 J-K的Q主只发生一次状态转移。(a)主从R-

10、S触发器工作波形(b)主从J-K触发器工作波形图5-主从R-S触发器和主从J -K触发器工作波形5.2.4边沿触发方式边沿触发器的次态仅仅取决于CP信号的上升沿或下降沿到达时刻的 输入信号状态。而在此之前或之后输入信号状态的变化对触发器的状 态没有影响。因此提高了触发器的可靠性和增强了抗干扰能力。边沿触发器主要有利用传输门构成的边沿触发器、维持阻塞边沿触发 器和利用门电路传输延迟时间的边沿触发器等几种。例5-2 J-K触发器的时钟波形CP及输入信号J、K波形如图5 -七 所示。试分别画出主从触发J -K触发器和下降沿触发边沿触发器输出 Q的波形。设触发器初态为0。CPJK主。主从P边沿图5 2

11、 -例5t2工作波形请仔细比较Q主从和Q边沿输出波形的不同点。5.3触发器的脉冲工作特性5.3.1直接置位/复位基本触发器 为了保证触发器工作时能可靠翻转，必须掌握对输入信号、时钟信号 以及它们互相配合关系的要求，这些要求与电路的结构有密切关系。 假设每个门的平均传输延迟时间为tpd,参见图52-。由图52-1可 知：(1)Sd输入低电平开始，至Q= 1、Q= 0反馈到输入止，SD低电平 信号的宽度应满足tw2pd。(2) 同理，Rd输入低电平开始，至Q=1、Q= 0反馈到输入止，Rd 低电平信号的宽度应满足tw2pd。所以直接置位復位所经历的传输延时时间为tpLH=tpd , tpHL=2t

12、pd5.3.2 电平触发方式触发器由于电平触发方式触发器比基本触发器多了一级导引门电路， 参看图5t2H3。因此要求S （或R）和CP同时为高电平时间应满足tw（s cp）3pd电平触发方式触发器的传输延迟时间为tpLH=2tpd ， tpHL=3tpd5.3.3 主从触发方式触发器当CP= 1时，主要是主触发器接受输入信号，建立起稳定的 Q主，所以，要求CP高电平的持续时间twH 3pd。为了保证可靠工作，要求 输入信号保持时间tH塔WH。从 CP 信号下降沿开始到输出端新状态稳定输出，也就是从触发器稳 定输出建立的时间为传输延时时间，因为增加一个 CP 信号反相器， 所以tpLH=3tpd

13、 ， tpHL=4tpd最高时钟频率：对于主从R触发器，CP高电平和低电平持续时间 均为 3tpd，所以 fcPmaxW （1/6纵。5.3.4 边沿触发方式触发器电路结构不同，传输延迟及最高工作频率也不同。对于上升沿触发的维持阻塞型 D触发器，在CP上升沿到达之前，要 求 D 信号必须建立且保持不变，称为建立时间 tset= 2 tpd 。要求 CP=0的持续时间tL违et=2tpd。从CP上升沿到达至触发器状态稳定建立，需经历 3tpd 时间，所以传输延迟时间 tpLH=2tpd，tpHL=3tpd (类同电平触发方式)。要求 CP= 1持续时间tH 3pd。所以，最高工 作频率 fcPm

14、axW (1/5)pd。最后必须指出的是， 上面讨论的脉冲工作特性， 仅仅是在假定门电路 传输时间相等条件下，定性说明有关物理概念。实际器件中，每个门 电路传输延迟时间是不同的， 而且内部逻辑门还采用了各种形式简化 电路。所以每个集成触发器的参数数值要通过实验测定。5.4 VHDL 描述触发器对触发器的基本逻辑功能描述同组合逻辑电路描述方法， 但其突出的 是时钟信号的描述和置位、复位信号的描述。上升沿到达可写为IF CP=1 AND CPLAST_VALUE=0 AND CPEVENT 可简写为 IF CPEVENT AND CP=1 下降沿到达可写为IF CP=0 AND CPLAST_VA

15、LUE=1 AND CPEVENT 可简写为 IF CPEVENT AND CP=0 触发器异步置位 /复位信号，用 IF 语言描述条件IF (Set=0) AND (res=1) THENq_s = 1;qb_s = 0;ELSIF (Set=1) AN (res=0) THEN q_s = 0;qb_s= 1;END IF;例用VHDL描述异步复位的D触发器。 解LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTITY dff ISPORT (cp, d, cr: IN STD_LOGIC;q: OUT STD_LOGIC);END dff;ARCHI

16、TECTURE rtl OF dff ISBEGINPROCESS (cp, cr)BEGINIF(cr=0) THENq = 0;ELSIF (cpEVENT AND cp=1) THEN q = d;END IF;END PROCESS;END rtl;自我检测题1.写出如图P5-所示触发器的特征方程 Qn+1，并说明此电路完成哪 一种触发器的逻辑功能。cp图P5-2.对于用或非门构成的MOS触发器，以下说法哪一种正确？如果是 用与非门构成的MOS触发器，哪种说法正确？(A)异步置位用高电平，存在一次翻转现象；(B)异步置位用低电平，存在一次翻转现象；(C)异步置位用高电平，不存在一次翻转

17、现象；(D)异步置位用高电平，不存在一次翻转现象。3.(1)指出图P5t2所示触发器方式的触发方式(图中 TG为开关,当CP=0时，开关断开；当CP=1时，开关接通)。图P52(2)分析图P5 43所示触发器工原理，指出其触发方式图 P543（3）有如图P5F所示波形，分别加在图P5t2和图P5 43所示触发器上，分别画出它们的输出波形。图P5F4试画出图P5-5所示电路的输出（Qi、Q2和Z）的波形。图 P5-5初始状态均为0）。图 P5-6思考题1.为什么说触发器具有记忆功能？2.描述触发器的功能有哪五种描述方法？3.触发器主要有哪些动态参数特性？什么是建立时间、保持时间？ 如何确定最高工作频率？4.钟控触发方式和时钟边沿触发方式各有什么特点？5什么是主从触发方式？为什么TTL主从J -K触发器存在一次翻 转”现象？