capture学习笔记.docx

1、capture学习笔记Capture Allegro学习笔记Allegro中常见的文件格式.brd 工具：PCB Design Expert PCB布线.ddb 工具：Protel.art 工具：CAM350 Allegro PCB Design file/impot ARTwork.d 工具：pads2005.drl 工具：Protel.opj 设计项目工程.olb 创建新的元件库allegro/APD.jrl ：记录开启 Allegro/APD 期间每一个执行动作的 command . 产生在每一次新开启 Allegro/APD 的现行工作目录下 .env ： 存在 pcbenv 下,无扩

2、展名,环境设定档.allegro/APD.ini ： 存在 pcbenv 下,记录 menu 的设定.allegro/APD.geo ： 存在 pcbenv 下,记录窗口的位置.master.tag ： 开启 Allegro/APD 期间产生的文字文件 ,记录最后一次存盘的 database文件名称,下次开启 Allegro/APD 会将档案 load 进来.从 Allegro/APD.ini搜寻 directory = 即可知道 Master.tag 存在的位置 .lallegro.col ： 存在 pcbenv 下,从设定颜色的调色盘 Read Local 所写出的档案.只会影响到调色盘的

3、 24 色而不会影响 class/subclass 的设定.brd ： board file (Allegro).mcm ： multi-chip module (APD) ,design file.log ： 记录数据处理过程及结果.art ： artwork 檔.txt ： 文字文件,如参数数据,device 文件 . 等.tap ： NC drill 的文字文件.dat ： 资料文件.scr ： script 或 macro 记录文件.pad ： padstack 檔. .dra ： drawing 档, create symbol 前先建 drawing ,之后再 compiled 成

4、 binary symbol 档.psm ： package symbol ,实体包装零件.osm ： format symbol , 制造,组装,logo图形的零件.ssm ： shape symbol , 自订 pad 的几何形状,应用在 Padstack Designer.bsm ： mechanical symbol , 没有电器特性的零件.fsm ： flash symbol , 负片导通孔的连接方式.mdd ： module ,模块,可在 Allegro 建立,包含已 placed , routed 的数据.sav ： corrupt database,当出现此种档案时,表示你的板

5、子的数据结构已经破坏，情况不严重可以用DB Doctor修复。文件后缀名 文件类型.brd 普通的板子文件.dra Symbols或Pad的可编辑保存文件.pad Padstack文件，在做symbols时可以直接调用.psm Library文件，存packagepart symbols.osm Library文件，存格式化 symbols.bsm Library文件，存机构 symbols.fsm Library文件，存flash symbols.ssm Library文件，存shape symbols.mdd Library文件，存module definition.tap 输出的包含NC

6、 drill数据的文件.scr Script 和macro 文件.art 输出的底片文件.log 输出的一些临时信息文件.color View层面切换文件.jrl 纪录操作Allegro的事件Cadence SPB 15.5整个软件系统分为18个功能模块：1)Design EditorDesign Entry HDL 允许采用表格、原理图、Verilog HDL 设计，是以前版本的Concept HDL2)Design Entry CIS 对应于以前版本的Capture、Capture CIS3)Design Entry HDL Rules Checker Design Entry HDL规则

7、检查工具4)Layout Plus 原OrCAD的PCB设计工具5)Layout Plus SmartRoute Calibrate Layout Plus的布线工具6)Library Explorer 数字设计库的管理7)Online Documentation 在线帮助文档8)Model Integrity 模型查看与验证工具9)Package Designer 高密度IC封装设计和分析10)PCB Editor 即PCB设计工具，包括：Allegro PCB Design 220(完整的PCB设计工具：包括Design Entry HDL、PCB Editor、PCB Router)、A

8、llegro PCB Performance 220、Allegro PCB Design 61011)PCB Librairan Allegro库开发，包括焊盘、自定义焊盘Shape、封装符号、机械符号、Format符合Flash符号的开发12)PCB Router CCT布线器13)PCB SI 建立数字PCB系统和集成电路封装设计的集成高速设计和分析环境，能够解决电气性能的相关问题：时序、信号完整性、串扰、电源完整性和EMI。14)Allegro Physical Viewer Allegro浏览器模块15)Project Manager Design Entry HDL 的项目管理器1

9、6)Sigxplorer 网络拓扑的提取和仿真17)Analogy Workbench(PSpice A/D)18)PCB Editor Utilities 包括Pad Designer、DB Doctor、Batch DRC等工具。 设计过程：使用Cadence PCB设计工具创建并完成PCB设计的过程：1)设置Capture工作参数 为Capture定义和设置工作区2)制作元器件 创建元器件库3)创建原理图设计 包括：元器件摆放、网络连接和层次图设计等。4)PCB设计预处理 包括：属性分配、封装指定、规则检查和网络表生成等。5)配置Allegro工作环境6)建立焊盘与元件封装符号7)加载网

10、络表 加载Capture生成的网络表8)建立板框、限制区域和板的叠层 定义PCB配置的物理参数9)定义设计规则10)元件布局，摆放元器件11)建立VCC和GND平面12)对关键网络进行交互式布线13)用SPECCTRA进行自动布线14)最优化布线 使用Gloss命令优化自动布线的连线15)完成布线16)为生产PCB板产生坐标、报表17)产生生产输出产生Gerber文件等生产加工数据PCB封装常见类型DIPSOICPLCC/QFPPGA/BGATH DISCRETESM D DISCRETESIPZIP设计流程：1.前处理1)原理图设计2)创建网络产生送往Allegro的网络表，包括pstxne

11、t.txt, pstsprt.txt, pstchip.dat。3)建立元器件封装库4)创建机械设计图2.中处理1)读取原理图的网络表 导入Allegro软件2)摆放机械图和元件3)设置电路板的层面4)手工布线和自动布线5)放置测试点3.后处理1)文字面处理2)底片处理3)报表处理 元件报表(Bill of Material Report)、元件坐标报表(Component Location Report)、信号线接点报表(Net List Report)、测试点报表(Testpin Report)等一些基本问答mil&inch区别？1inch = 1000mil = 2.54mm1mm =

12、0.03937inch = 39.39mil问：在Allegro中可以打开的文件有几类，各有什么不同？答：在Allegro中可以打开的文件有四类。在Allegro中，执行FileOpen命令，得到打开(Open)文件对话框，在文件类型选择栏，可以看到可以打开的四种文件类型，它们分别是设计 (Layout)文件，文件后缀为.brd；模块定义(Module Definition)文件，文件后缀为.mdd；设计(Layout)文件，文件后缀为.mcm ；符号绘制(Symbol drawing) 文件，文件后缀为.dra。文件后缀为.brd的文件是 Allegro 的印制电路板设计文件。它可以包含元件

13、的布局、布线、机械加工尺寸、各类定位孔、各类禁止区域信息、装配信息等，并由它最终产生印制电路板加工所需要的各种光绘文件、钻孔文件以及各类工艺文件。文件后缀为.mdd的文件是Allegro的模块文件，它用于建立一个可重复使用的模块，以前文件的后缀为. Module，可以通过执行modpaste命令将文件的后缀为.module改变为.mdd。文件后缀为.mcm 的文件是Cadence 的高级封装设计系统 Advanced Package Designer(APD)或Advanced Package Engineer(APE)保存的设计文件。文件后缀为.dra的文件是各种格式符号文件，包括封装符号(

14、Package symbol)、机械符号(Mechanical symbol)、格式符号(Format symbol)、形状符号(Shape symbol)和嚗光符号(Flash symbol)。PCB设计工具：1、原理图端：Cadence Capture Concept_HDL Protel Power Logical DxDesigner2、PCB Layout：Cadence Allogro Mentor Graphics Power PCB Expedition BoardStation3、PCB仿真：Cadence SpecctraQuest Mentor Graphics Hype

15、lynxCadence基本的元件库：Discrete.olbMicroController.olbConector.olbGate.olbEpude708.olb / add1. 原理图设计用capture2. PCB用allegro3. 自动布线用SPECCTRACadence SPB: pcb设计系统的软件：原理图输入：capture cis & concept HDLPCB设计： PCB editorPCB库管理和设计：Part DeveloperLib explorerPCB Librarian信号分析：PCB SI(Specctraquest)SignoisePCB布线器：PCB r

16、outer（specctra）模型编辑验证： Model integrityCadence allegro软件分析：Q：在ALLEGRO 里打开的BRD 里可导出组件，但是导出的组件如何加到库里？A：File-Export-Libraries.再将*.txt 拷到你的device 库中，*.pad 拷到pad 库中，其它的拷到你的psm 库中。使用库路径设置：启动Allegro PCB Design 610-Setup -User Preferences-Config_path-devpath-Design_path-padpath-psmpath从BRD文件中EXPORT LIBRARIES

17、时,把DEVICE FILES存入一个DEVICES文件夹，其他全部存入一个SYMBOLS文件夹（可建在【你的项目路径ALLEGRO】下）；在ALLEGRO中设置用户环境变量PSMPATH，加入你的SYMBOLS文件夹路径，即可使用从BRD文件中导出的封装。1.都是些什么库？mechanical symbols:机械外形符号package symbols:封装符号format symbols:格式符号shape and flash symbols:flash图形符号device files:元器件文件padstacks:焊盘库Shape ang flash symbols热风焊盘。2. 覆铜时

18、要用到的：正片、负片，问什么是负片？正片？其实就是阳板阴板吧 一般顶层底层布线曾用阳板positive 电源层地层用阴板negative3. 一个PCB设计实例（Cadence PSD 15.0）1 设计PCB外形框图符号首先绘制外形框，然后添加定位孔，接着设置一些特殊的禁止布线区域，最后标注所有的尺寸。2 生成主设计文件3 网表文件的引入4 设置电路板叠层结构与颜色5 设置设计规则Setup/Constraints：设置标准设置规则Line to line:Line to pad:Pad to pad:Line to width:设置间距设计规则Pin to pin:Line to pin:

19、Line to line:Via to pin:Via to line:Via to via:Shape to via:Shape to line:Shape to shape:设置物理设计规则区域设计规则6 元器件的布局7布线与铺铜定义布线格点设置过孔焊盘手工布线和自动布线电源和地平面的铺铜8 后处理Gloss优化操作丝印调整原理图和PCB之间的一致性检查Report检查项的检查9 CAM输出生成数控文件 .dlt生成光绘文件 .art生成坐标文件4.波峰焊是指将熔化的软钎焊料（铅锡合金），经电动泵或电磁泵喷流成设计要求的焊料波峰,亦可通过向焊料池注入氮气来形成，使预先装有元器件的印制板通过

20、焊料波峰，实现元器件焊端或引脚与印制板焊盘之间机械与电气连接的软钎焊。根据机器所使用不同几何形状的波峰，波峰焊系统可分许多种。波峰焊流程：将元件插入相应的元件孔中 预涂助焊剂 预烘（温度90-1000C，长度1-1.2m） 波峰焊（220-2400C） 切除多余插件脚 检查。回流焊工艺是通过重新熔化预先分配到印制板焊盘上的膏状软钎焊料，实现表面组装元器件焊端或引脚与印制板焊盘之间机械与电气连接的软钎焊。波峰焊随着人们对环境保护意识的增强有了新的焊接工艺。以前的是采用锡铅合金，但是铅是重金属对人体有很大的伤害。于是现在有了无铅工艺的产生。它采用了*锡银铜合金*和特殊的助焊剂且焊接接温度的要求更高

21、更高的预热温度还要说一点在PCB板过焊接区后要设立一个冷却区工作站.这一方面是为了防止热冲击另一方面如果有ICT的话会对检测有影响.波峰焊基本可以里解为,它对稍大相对小元件焊锡,他跟回流焊不同之处就在这,而回流焊它对板子与元件加温,其实就是把原来刷上去的焊膏给液化了,以达到把元件与板子相接的目地. 1.波峰焊工作方式:板子进入机器口-感应器感应到后-喷FLUX(助焊剂)-预热区开始预热-喷锡处开始喷锡-降温. 2.回流焊工作方式:几个温区加热-锡液化-降温. 5cadence and allegro comm：(video)Outputs:pstchip.datpstxnet.datpstxp

22、rt.datcapture:create netlists:create *.brd放置元件(先不设置图纸大小)6. PAD是焊盘DRA后缀的就是一个零件TXT只是一个描述文件，不起作用，可以不要有.dra .pad .psm .fsm .log .txtmechanical symbolspackage symbolsformat symbolsshape and flash symbolsdevice files焊盘是封装的一部分；焊盘.pad封装.dra ,.psm.dra allegro的footprint文件封装有dra 和psm两个文件焊盘就一个pad文件，焊盘是属于封装的一部分d

23、ra调用psm，allegro真正调用的文件。 pad就是焊盘padstacks 焊盘封装封装就零件封装和原理图封装Mechanical Symbol 主要是板的形状和安装孔位置之类的7 Q：Regular pad 、Anti-pad 和Thermal pad 的区别A：真实焊盘大小、带隔离大小焊盘、花焊盘8. .brd文件是Allegro印制电路板设计文件，包括元件的布局、布线、机械加工尺寸、各类定位孔、各类禁止布线区域信息、装配信息。一、安装：SPB15.2 CD13，安装1、2，第3为库，不安装License安装：设置环境变量lm_license_file D:Cadencelicens

24、e.dat修改license中SERVER yyh ANY 5280为SERVER zeng ANY 5280二、用Design Entry CIS(Capture)设计原理图进入Design Entry CIS Studio设置操作环境OptionsPreferencses:颜色：colors/Print格子：Grid Display杂项：Miscellaneous.常取默认值配置设计图纸：设定模板：OptionsDesign Template:（应用于新图）设定当前图纸OptionsSchematic Page Properities创建新设计创建元件及元件库File New Librar

25、y(.Labrary1.OLB)Design New Part.(New Part Properties)Parts per 1/2/.(封装下元件的个数)Pakage Type:（只有一个元件时，不起作用）Homogeneous:复合封装元件中（多个元件图组成时）每个元件图都一样（default适用于标准逻辑）Heterogeneous:复合封装元件（多个元件图组成时）中使用不一样的元件图(较适用于大元件)一个封装下多个元件图，以View ext part(previous part)切换视图Part Numbering:Alphabetic/numericPlace(PIN.Rectang

26、le)建立项目FileNewProjectSchematic ew page (可以多张图：单层次电路图间，以相同名称的“电路端口连接器”off-page connector连接层次式电路图：以方块图（层次块Hierarchical Block.）来代替实际电路的电路图，以相同名称Port的配对内层电路，内层电路之间可以多张，同单层连接绘制原理图放置元器件：Place元件：Part（来自Libraries,先要添加库）电源和地（power gnd）连接线路wirebus：与wire之间必须以支线连接，并以网标(net alias)对应（wire:D0，D1.D7;bus:D0.7）数据总线和数

27、据总线的引出线必须定义net alias修改元件序号和元件值创建分级模块（多张电路图）平坦式（单层次）电路：各电路之间信号连接，以相同名称的off-page connector连接层次式电路图：以方块图（层次块Hierarchical Block.）来代替实际电路的电路图，以相同名称Port的配对内层电路，内层电路之间可以多张，同单层连接标题栏处理：一般已有标题栏，添加：PlaceTitle Block（）PCB层预处理元件的属性编辑元件属性在导入PCB之前，必须正确填写元件的封装（PCB Footprint）参数整体赋值（框住多个元件，然后Edit Properties）分类属性编辑Edit

28、 PropertiesNew ColumnClass:IC(IC,IO,Discrete三类，在PCB中分类放置)放置定义房间（Room）Edit PropertiesNew ColumnRoom添加文本和图像添加文本、位图（Place.）原理图绘制的后续处理（切换到项目管理器窗口，选中*.DSN文件，然后进行后处理DRC检查、生成网表及元器件清单）设计规则检查（Tools Design Rules Check.）Design Rules Checkscope(范围):entire（全部）/selection（所选）Mode(模式)：occurences(事件：在同一绘图页内同一实体出现多次的

29、实体电路）instance(实体：绘图页内的元件符号)如一复杂层次电路，某子方块电路重复使用3次，就形成3次事件；子方块电路内本身的元件则是实体。Action（动作）：check design rules/delete DRCReport（报告）：Create DRC markers for warn(在错误之处放置警告标记)Check hierarchical port connection(层次式端口连接)Check off-page connector connection(平坦式端口连接)Report identical part referenves(检查重复的元件序号)Report

30、 invalid package (检查无效的封装)Report hierarchical ports and off-page connector(列出port和off-page 连接)Check unconnected netCheck SDT compatibleReport all net namesView outputERC Matrix元件自动编号（ToolsAnnotate）scope：Update entire design/selectionAction；Incremental/unconfitional reference updatereset part reference to ?Add/delete Intersheet Reference（在分页图纸的端口的序号加上/删除图纸的编号）Combined