PCB设计前准备.docx

1、PCB设计前准备PCB设计前准备1、准确无误的原理图!包括完整的原理图文件和网表，带有元件编码的正式的BOM。原理图中所有器件的PCB封装（对于封装库中没有的元件，硬件工程师应提供datasheet或者实物，并指定引脚的定义顺序）。2、提供PCB大致布局图或重要单元、核心电路摆放位置、安装孔位置、需要限制定位的元件、禁布区等相关信息。设计要求设计者必须详细阅读原理图，与项目工程师充分交流，了解电路架构，理解电路工作原理，对于关键信号的布局布线要求清楚明了。设计流程1、PCB文档规范文件命名规则：采用编号方法控制PCB文件的版本。文件名的构成为：项目代号-板名-版本号-日期。说明：项目代号：对于

2、不同项目工程采用内部编号表示，如安维AW，数伦SL等。板名：用英文作简单的说明。例如底板mainboard，面板panel等。版本号统一采用两位，即V10、V11、V30。如果有原理图的变化，版本升级改变第一位数字，如V10-V20；如果只是布局布线的变化，版本升级改变第二位数字，即V10-V11以此类推。日期：包含年月日，格式为20100108。整个编码中只能包含数字和字母，以中划线连接。例子：以安维底板为例，文件名为：AW-mainboard-v10-201001082、确定元件的封装打开网表，将所有封装浏览一遍，确保所有元件的封装都准确无误，特别是封装的尺寸、引脚顺序、孔径大小和孔的类型

3、与电气属性（第25层）必须和datasheet上的规格一致，而焊盘引脚要考虑比datasheet给定尺寸要大一点。对于元件的封装库和BOM应该由专人管理维护，保证版本统一。3、建立PCB板框根据客户需求确定板框的大小和接口的位置，以及安装孔、禁布区、铺铜区等相关信息。4、载入网表载入网表到PCB，检查导入报告，确保所有元器件的封装都正确无误。5、叠层设置叠层设置需要考虑的因素：1. 稳定、低噪声、低交流阻抗的PDS（电源分配系统）。2. 传输线结构要求，微带线或是带状线，是否有涂覆层等。3. 传输线的特性阻抗要求。4. 串扰噪声抑制。5. 空间电磁干扰的吸收和屏蔽。6. 结构对称，防止变形。布

4、线密度决定了信号层的数目。布线密度最大的地方通常在CPU周围，CPU的引脚数目决定了需要采用的信号层数目。 叠层的铜厚和介质层厚度是由阻抗控制决定的，因此需要利用仿真软件（如hyperlynx或SI9000）计算50 OHM单端阻抗和100 OHM差分阻抗的叠层参数，确定叠层设计。 电源和地层的设计：尽量设计让电源和地层相邻，并且电源和地层之间的介质厚度越薄越好，这样可以提供一个很好的分布去耦电容，能在很大程度上改善系统的信号完整性和EMC，形成一个稳定、低噪和低交流阻抗的PDS。地平面应设置在与安装元件的PCB表面直接相邻的层上，地平面越靠近PCB主元件面（通常是表层），互连电感就降的越低。

5、叠层设计时还需要考虑到板层的翘曲度，即叠层尽量设计成上下对称形式。在高速数字设计的一般规则是：1. 电源层数+地层数=信号层数2. 电源和地尽可能采用成对设计，并且至少有一对是“背靠背”设计。3. 走线尽量采用带状线结构，有更好的EMC屏蔽，而关键信号传输应采用对称带状线结构（具体电磁场分布可采用2D场求解器查看，hyperlynx也有此功能）。6、布局首先确定参考点（origin）和网格（grids），布局时推荐使用20mil的网格，便于元件排列和对齐。 布局遵循先主后次，先大后小的原则。首先划分各个模块的大概位置，放置主要IC 器件，然后放置去耦电容，最好将IC和对应的去耦电容做为一个UN

6、ION合并到一起。最后布设外围电路器件。根据要求将所有有定位要求的元件固定并点胶（glue）。再参考原理图，根据信号流向规律，放置其他元器件。说明：对于去耦电容的放置，去耦电容的电源端应该与IC 的电源引脚共享同一个焊盘，使得IC与去耦电容的间距最小，电流最好是先流经去耦电容然后再进入IC的电源引脚。若去耦电容与IC 电源引脚无法共享焊盘，则最好在IC 和去耦电容之间采用小面积的铜质面来代替走线，使去耦电容的互连电感最小。当使用不同容值的多个去耦电容来给一个IC 去耦时，具有最小容值的去耦电容应被放置最为靠近IC的电源引脚。大容值的电容由于去耦半径较大，可以放在离IC稍远的位置。 布局的总体原

7、则是：总的连线尽可能的短，相关器件采用就近原则，关键信号线最短。强信号、弱信号、高电压信号和弱电压信号要完全分开。模拟信号和数字信号要分开。高频元件的间隔要充分，减少窜扰。1、由于目前插装元件封装尺寸不是很标准，各元件厂家产品差别很大，设计时一定要留有足够的空间位置，以适应多家供货的情况。2、对PCB 上轴向插装等较长、高的元件，应该考虑卧式安装，留出卧放空间。卧放时注意元件孔位，正确的位置见下图 所示。3、金属壳体的元器件，特别注意不要与别的元器件或印制导线相碰，要留有足够的空间位置。4、较重的元器件，应该布放在靠近PCB 支撑点或边的地方，以减少PCB 的翘曲。特别是PCB 上有BGA 等

8、不能通过引脚释放变形应力的元件，必须注意这一点。5、大功率的元器件周围、散热器周围，不应该布放热敏元件，要留有足够的距离。6、拼板连接处，最好不要布放元件，以免分板时损伤元件。 按照均匀分布、重心平衡、版面美观的标准来优化布局，相同结构的电路部分尽可能采取对称布局。同类元件尽可能在X或Y方向上一致，便于生产和调试。 考虑到焊接、检查、测试、安装的需要，元件之间的间隔不能太近，建议按照以下原则设计（其中间隙指不同元器件焊盘间的间隙和元件体间隙中的较小值）：1、 PLCC、QFP、SOP 各自之间和相互之间间隙2.5 mm（100 mil）。2、 PLCC、QFP、SOP 与Chip 、SOT 之

9、间间隙1.5 mm（60 mil）。3、 Chip、SOT 相互之间再流焊面间隙0.3mm（12 mil），波峰焊面的间隙0.8mm（32mil）。特别注意，如果波峰焊面上相邻元件是错开的或高度不一致，要遵守10.3 c）的规定。4、BGA外形与其他元器件的间隙5 mm（200 mil）。如果不考虑返修,可以小至2mm。5、 PLCC 表面贴转接插座与其他元器件的间隙3 mm（120 mil）。BGA器件应该先统一扇出过孔并点胶，然后再在各层进行布线。7、设定过孔大小类型综合考虑全局的布局布线，为布线选择合适的过孔大小和类型，除非用于手机板等对空间、信号完整性、EMC要求较高的地方，一般情况下

10、不使用盲、埋孔。对于通孔的选择，BGA的扇出过孔根据球间距考虑，如0.8mm球距的BGA的扇出孔通常选择10/18mil的通孔，其他的信号线过孔通常选择12/24mil，对于电源和地的过孔可以根据实际情况选择，但是出于归一化的要求，过孔的种类不要太多。关于过孔大小的决定因素：一个过孔主要由两个部分组成，一是中间的钻孔(drill hole)，二是钻孔周围的焊盘区。这两部分的尺寸大小决定了过孔的大小。在高速、高密度的PCB设计时，设计者总是希望过孔越小越好，这样板上可以留有更多的布线空间，同时过孔越小，其自身的寄生电 容也越小，更适合用于高速电路。但孔尺寸的减小同时带来了成本的增加，而且过孔的尺

11、寸不可能无限制的减小，它受到钻孔(drill)和电镀(plating)等工艺技术的限制。孔越小，钻孔需花费的时间越长，也越容易偏离中心位置。当过孔深度超过钻孔直径的6倍时，就无法保证孔壁能均匀镀铜。过孔大小的选择：PCB设计生产中使用的典型的过孔尺寸如下： 一般的射频(RF)PCB上用于接地或其它特殊需要场合的过孔尺寸为：孔直径16mil，焊盘直径32mil，反焊盘直径48mil； 单板密度不大时使用的过孔尺寸为：孔直径12mil，焊盘直径25mil，反焊盘直径37mil； 单板密度较高时使用的过孔尺寸为：孔直径10mil，焊盘直径22mil或20mil，反焊盘直径34mil或32mil； 在

12、0.8mm BGA下使用的过孔尺寸为：孔直径8mil，焊盘直径18mil，反焊盘直径30mil。对于过孔阻焊盘大小的设计：在改善EMC性能，而又不会严重影响产品质量的前提下，阻焊盘应该设计的尽可能的小。考虑到工厂的过孔加工精度（+/-3mil）和多层板的层间定位问题，PCB需要采用大的阻焊盘来保证成品率，因此阻焊盘的大小最小是比焊盘大12mil，常用的是大20mil.8、分割电源平面器件布局确定后，各个电源引脚的位置也确定了，这个时候分割电源平面有两个好处：一是检查是否能够合理的分割电源平面，使得每个IC都能供上电，如果不能，就调整布局；二是提前分割电源平面，可以为后面的关键信号的布线预留修改

13、空间，因为关键信号的走线最好不要跨平面缝隙。假如无法避免出现穿越缝隙的情况，那么不仅要在走线的两边安装一个距离走线每边不超过3mm的缝合电容，而且还尽量使该电容的电感（ESL,购买电容时的一个技术参数）最小化。此缝合电容也可称为去耦电容。分割电源平面时注意铺铜应该铺成实心铜而不是网格铜（在铺铜选项中使铺铜的线宽大于铺铜的网格即可铺成实心铜，通常选择铺铜线宽width=5mil,hatch grid=4mil）。电源和地引脚与电源或地平面连接的走线长度要尽可能的短和宽，这是减小地弹的有效方法。9、布线在进行布线之前首先进行规则设置，对于那些关键信号，如DDR的数据线要求等长，时钟信号和USB的数

14、据线要求差分走线等，必须优先设置规则。对于全局的规则一定要慎重，设定之后最好不要修改，以免造成不必要的问题。除了BGA部分外，电路的间距一般不小于6mil，铜皮（copper）与铜皮之间的间距一般设为20mil，铜皮与走线（trace）、铜皮与过孔（via）的间距一般为10mil，所有的线宽一般不小于6mil，过孔的大小最小为10/18mil，其余的选择10/20mi或12/24mil，最好采用常用的过孔，具体的尺寸型号参见文档规范。布线密度的选择：在实际布线中经常会面对这样的问题：该选择什么样的线宽最合适？走线线宽的选择需要考虑以下几个方面:1、阻抗控制。走线主要分为两种：电源线（包括地线）

15、和信号线。其中信号线通常要求控制特性阻抗在一定的值，在叠层设计的时候已经通过相关软件计算明确，如果没有特殊情况，应该按照计算值进行走线。2、电源和地线在条件允许的情况下尽量采用较宽的走线，目地是降低走线阻抗，但是线宽不要大于电源引脚焊盘的大小，否则容易出现短路的情况。3、布线空间的限制。比如在BGA或者元器件比较密集的区域走线时，需要根据实际情况改变走线线宽，但在穿越此区域后应该恢复原线宽走线，否则会因为阻抗不连续而产生信号反射的问题。常用的布线线宽和相应间距如下表所示：说明：板厂的常规走线为8mil，加工能力为：最小线宽/线距为4mil/4mil.从成本角度出发，通常信号线的宽度选择8mil

16、.焊盘与走线的连接1、对于两个焊盘安装的元件，如电阻、电容，与其焊盘连接的印制线最好从焊盘中心位置对称引出，且与焊盘连接的印制线必须具有一样宽度，如下图 所示：2、线路与SOIC、PLCC、QFP、SOT 等器件的焊盘连接时，一般建议从焊盘两端引出，如下图所示：走线的直角拐角会影响信号完整性，因此最好采用斜切135度走线或平滑曲线来完成转向。 走线时尽量减少过孔数目，因为在一个线条中的通孔也代表着两个尖锐的90度拐角，这也是为什么携载高速信号的传输线应该在一个单一层面上布线的原因。 在关键信号走线时，不仅要考虑到信号电流的路径，而且还要考虑到它的返回路径。在信号路径上要考虑保证阻抗连续和阻抗匹

17、配以减少反射，与其他信号保持足够的距离以减小信号间串扰（走线3W原则），对于差分走线，最好在走线的两边铺铜进行屏蔽。对于返回路径，注意不要穿越分割平面缝隙，在PCB具有大量的通孔时，要小心防止它们的阻焊盘出现合并或侵占线条电流返回通路情况出现。对于信号电流换层传输的情况，应该在换层的过孔附近增加些接地过孔来给返回路径提供换层通路。在PCB设计中，为了尽量减少过孔的不利影响，应该尽量做到以下几点：1. 选择合理尺寸的过孔大小。对于电源或地线的过孔，可以考虑使用较大尺寸，以减小阻抗。而对于信号走线，则可以使用较小过孔，减小寄生参数影响。2. 较薄的PCB板有利于减小过孔的两种寄生参数。PCB板上的

18、信号走线尽量不换层，即尽量不要使用使用不必要的过孔。3. 电源和地的管脚要就近打孔，过孔和管脚之问的引线越短越好。可以考虑并联多打几个过孔，以减少等效串联电感。4. 在换层的过孔附近放置一些接地的过孔，以便为信号提供最近的回路。可以在PCB板上放置一些多余的接地过孔。5. 对于密度较高的高速PCB板，可以考虑使用微型过孔和Back-drilling技术（Back-drilling是当传输速率高于3.125Gbs以上进行的一种新技术，即从通孔的未使用部分除去镀层的工艺）。Back-drilling技术将极大的改善过孔的传输特性，并减小反射的能量。如果没有Back-drilling，则建议在布线的

19、时候尽量减小过孔Stub所占过孔的比例，靠近器件面(表面层)的层的走线应当尽量换到靠近装焊面(背面层)的层来走通。PCB数据后处理或CAM处理时，最好去掉多余层的焊盘，即去掉没有连通作用的焊盘，以减小电容的影响。10、规则检查规则检查最好到pads router里检查，主要是间距（clearance）和连通性（connectivity）两项DRC检查，并解决所有规则错误11、调整丝印（菲林）避免字符被焊盘或过孔覆盖，要保证装配后还可以清晰看到字符信息。所有字符在X或Y方向上应该一致。字符、丝印的大小要统一，一般用with=6,size=60。12、在drill drawing层添加PCB工艺要求和尺寸标注具体说明参见 PCB生成光绘文件教程。不足之处，请大家指教！