构建基本数据采集系统实验.docx

1、构建基本数据采集系统实验时域测试技术综合实验报告书实验名称 构建基本数据采集系统实验 班级 学号 姓名 实验时间： 年 月 日 得分： 一、 实验目的1、了解数据采集系统的基本组成框架2、了解基本数据采集系统中各组成部分的工作。二、 实验内容1、了解ADC、FPGA、DSP的基本工作原理，利用这三个器件构建基本数据采集系统原理框图。2、在PG1000平台上进行FPGA和DSP的编程，实现对基本数据采集系统的控制，完成ADC+FPGA+DSP的基本数据采集功能。三、 实验步骤1、 熟悉并掌握基本数据采集的实现原理。2、 熟悉本次实验的FPGA程序内容。用ISE13.2打开在“PG1000_EXP

2、3_FPGA_basic”文件夹中的FPGA工程，工程名为“SYPT_FPGA.xise”。打开后如图所示。左上侧为本次实验用到的文件列表，右上侧为顶层文件的端口定义。实验的文件包括：晶振的DCM、ADC的DCM、数据接收模块、FIFO模块、DSP接口模块、通道控制模块、端口的引脚定义文件UCF等。其中晶振的DCM、ADC的DCM、FIFO模块这三个模块需自行添加，使得成为一个完整的工程来完成基本数据采集功能。（1） 添加晶振DCM 创建完成后在工程下面会看到一个DCM1.XAW的文件，这是产生的DCM的配置文件。在Design栏里双击View HDL Source可以查看这个DCM的源文件，

3、里面的代码是可以直接使用的，综合和仿真可以使用.V的源文件。双击View HDL Instatiation Template可以看到一个.tfi的文件，里面是这个DCM的调用代码，直接复制粘贴到设计文件中，修改元件名就可以使用。（2） 添加ADC的DCM创建完成后在工程下面会看到一个DCM2.XAW的文件，这是产生的DCM的配置文件。在Design栏里双击View HDL Source可以查看这个DCM的源文件，里面的代码是可以直接使用的，综合和仿真可以使用.V的源文件。双击View HDL Instatiation Template可以看到一个.tfi的文件，里面是这个DCM的调用代码，直接

4、复制粘贴到设计文件中，修改元件名就可以使用。（3） 添加FIFO模块 将产生的代码拷贝到原程序中，稍作修改即可。3、熟悉本次实验的DSP程序内容用VisualDSP+软件打开在“PG1000_EXP3_DSP_basic”文件夹下的“PG1000.dpj”工程。在打开工程时，若遇到如下图所示的警告，需选择“否”！否则可能导致工程运行不正常。正常打开工程后，再打开“main.c”文件，显示如图下所示界面。在“main.c”文件中对应的位置添加相应的程序，使得整个程序能够正常运行，完成基本数据采集功能。 dcm_rst_adc_clk = 0x01; Helper_Delay(); dcm_rst

5、_adc_clk = 0x00; Helper_Delay(); dcm_test = dcm_flag & 0x01; while(dcm_test != 0x01) Helper_Delay(); /延时10个nop dcm_test = dcm_flag & 0x01; y1=fifo_data;/从FPGA端口寄存器中读取数据1、 实验思考题1. 完成基本数据采集系统的程序添加思路总结。答：在FPGA的程序中，方法是添加IP核，然后将产生的接口代码拷贝带原程序中，然后修改接口参数以及instance名称即可。在DSP程序中，主要是要关联上下程序，参考程序中AD的DMC复位的方法，注意对应FPGA的寄存器的定义。2. 在测试时，改变输入信号：5MHz、1MHz正弦波和方波，观测结果。答：由于没有改变采样时钟，在改变信号输入的时候，会相应的变大或缩小。3. 如何利用Chipscope观察FPGA内部信号的变化。答：先添加引脚的观察配置，然后打开Chipscope，添加敏感变化信号，然后就可以直接观察了。2、 实验结果分析与总结注意修改IO引脚，把对应的信号输出引脚改为Y14；而在DSP的程序中要把判忙检测去掉。 添加IP核的时候，注意选择引脚，不能照着示例上的选，要根据FPGA程序中的引脚定义去勾选。