用CMOS传输门和CMOS非门设计边沿D触发器.docx

1、用CMOS传输门和CMOS非门设计边沿D触发器数字电子技术研究性学习用CMOS传输门和CMOS非门设计边沿D触发器 姓 名： 贾岚婷 学 号： 13211153 班 级： 通信1307 指导老师： 侯建军 时 间： 2015年12月1日摘要 3关键字 3正文 31 电路结构图及其原理 311传输门 312 与非门 313 D触发器电路 42 电路工作原理仿真 53 特征方程、特征表、激励表与状态图 531特征方程 532 特征表 533 激励表 634 状态图 64 激励信号D的保持时间和时钟CP的最大频率 65 设计的D触发器转换成JK触发器和T触发器 851 D触发器转换为JK触发器 85

2、2 D触发器转换为T触发器 96基于CMOS的D触发器芯片与基于TTL的D触发器芯片外特性比较分析 117 CMOS D触发器的应用CD4013触摸开关 138 总结14 81 总结 1482 感想 14参考文献 15 摘要：本文主要研究了用CMOS传输门和CMOS非门设计边沿D触发器。首先分析CMOS传输门和CMOS与非门原理；然后设计出CMOS传输门和CMOS非门设计边沿D触发器；阐述电路工作原理；写出特征方程，画出特征表，激励表与状态图；计算出激励信号D的保持时间和时钟CP的最大频率；将设计的D触发器转换成JK触发器和T触发器，最后对CMOS构成的D触发器进行辨证分析。关键词：CMOS传

3、输门；CMOS非门；边沿D触发器； 1.结构图以及功能1.1CMOS传输门 图1传输门的结构图原理： 所谓传输门（TG）就是一种传输模拟信号的模拟开关。CMOS传输门由一个P沟道和一个N沟道增强型MOS管并联而成，如上图所示。设它们的开启电压|VT|=2V且输入模拟信号的变化围为0V到+5V。为使衬底与漏源极之间的PN结任何时刻都不致正偏，故T2的衬底接+5V电压，而T1的衬底接地。传输门的工作情况如下：当C端接低电压0V时T1的栅压即为0V，vI取0V到+5V围的任意值时，TN均不导通。同时,TP的栅压为+5V，TP亦不导通。可见，当C端接低电压时，开关是断开的。为使开关接通，可将C端接高电

4、压+5V。此时T1的栅压为+5V，vI在0V到+3V的围，TN导通。同时T2的棚压为-5V，vI在2V到+5V的围T2将导通。由上分析可知，当vI+3V时，仅有T1导通，而当vI+3V时，仅有T2导通当vI在2V到+3V的围，T1和T2两管均导通。进一步分析还可看到，一管导通的程度愈深，另一管的导通程度则相应地减小。换句话说，当一管的导通电阻减小，则另一管的导通电阻就增加。由于两管系并联运行，可近似地认为开关的导通电阻近似为一常数。这是CMOS传输出门的优点。1.2CMOS与非门 图2与非门的结构图原理：CMOS与非门的组成如上图所示，其工作原理如下： A=0，B=0时，T1、T2并联（ON）

5、，T3、T4串联（OFF），输出Y=1。 A=0，B=1时，T1（OFF），T2（ON），T4（ON），T3（OFF），输出Y=1。 A=1，B=0时，T1（ON），T2（OFF），T3（ON），T4（OFF），输出Y=1。 A=1，B=1时，T1、T2并联（OFF），T3、T4串联（ON），输出Y=0。因此构成与非的关系。1.3总体电路 图3 D触发器结构图原理： 当CP的上升沿到达(即CP跳变为1,CP下降为0)时,TG1截止,TG2导通,切断了D信号的输入,由于G1的输入电容存储效应,G1输入端电压不会立即消失,于是Q、Q在TG1截止前的状态被保存下来;同时由于TG3导通、TG4截止,主

6、触发器的状态通过TG3和G3送到了输出端,使Q=Q=D(CP上升沿到达时D的状态),而Q=Q=D。在CP=1,CP=0期间,Q=Q=D,Q=Q=D的状态一直不会改变,直到CP下降沿到达时(即CP跳变为0,CP跳变为1),TG2、TG3又截止,TG1、TG4又导通,主触发器又开始接收D端新数据,从触发器维持已转换后的状态。可见,这种触发器的动作特点是输出端的状态转换发生在CP的上升沿,而且触发器所保持的状态仅仅取决于CP上升沿到达时的输入状态。正因为触发器输出端状态的转换发生在CP的上升沿(即CP的上升沿),所以这是一个CP上升沿触发的边沿触发器,CP上升沿为有效触发沿,或称CP上升沿为有效沿(

7、下降沿为无效沿)。若将四个传输门的控制信号CP和CP极性都换成相反的状态,则CP下降沿为有效沿,而上升沿为无效沿。2.CMOS构成的D触发器工作原理仿真 图4 仿真原理图 图5 仿真图3.写出特征方程，画出特征表，激励表与状态图3.1特征方程=D3.2特征表 表1 特征表CPDX X0101 3.3激励表 表2 激励表QnQn+1D00011100111 3.4状态转换图 图6 D触发器状态转换图4激励信号D的保持时间和时钟CP的最大频率概念：平均传输延迟时间平均传输延迟时间是表示门电路开关速度的参数，它是指门电路在输入脉冲波形的作用下，输出波形相对于输入波形延迟了多少时间。 图7 门电路传输

8、延迟时间导通延迟时间tPHL ：输入波形上升沿的50%幅值处到输出波形下降沿50% 幅值处所需要的时间。截止延迟时间tPLH：从输入波形下降沿50% 幅值处到输出波形上升沿50% 幅值处所需要的时间。平均传输延迟时间tpd：四个传输门（TG）具有传输延迟（tpd），五个反相器（G）也具有传输延迟（tpd1），并且传输门（TG）在导通和截止转换时会存在延迟（tpd2）。当CP=1时,TG1导通,TG2截止,D端输入信号送人主触发器中,使Q2=,Q3=D,但这时主触发器尚未形成反馈连接,不能自行保持。Q2、Q3跟随输入端D端的状态变化;由于TG1和G1存在传输延迟设二者总的延迟时间为Tsu，如果D

9、在CP由1跳变为0前小于Tsu时间发生跳变，则跳变后的信号由于在传输过程中的延时Tsu无法在CP跳变前传送到Q2，而此时CP跳变完成，TG3导通TG4截止，Q2的状态会通过TG3传送到从触发器中（Q4），从而通过G3传到了输出端。这时，由于TG1已经截止，而且跳变没有传送到Q2，所以也不会有电容电压保持，所以就会衰弱消失，也阻止了其进入TG3干扰输出端的可能。所以，输入信号D只有在CP跳变之前Tsu的时间里准备好,触发器才能将数据锁存到Q输出端口，Tus也就是所说的能够保证信号的建立时间由于传输门TG由具有延时效应的MOS管和负载电容CL构成，所以在导通和截止时会存在延时tpd2。设tpd2为

10、状态转换延迟,T2为信号传输延迟。将两者进行比较，得出两种情况:（1）当T2tpd2时，不需有维持信号时间。分析：我们不妨以极限的思想讨论，tpd无限小，T2正常延迟数量级。此时TG门相当于理想开关，当时钟下降沿时瞬间关闭。因此此后的输入端D的状态变化不可能传到Q1，更不可能影响到后续的信号传输。（2）当T2tpd2时，信号输入维持时间为：tpd2-T2.分析：当信号输入端D在CP由1跳变为0后，如果在某个时间（此时暂不限定具体时间段）经过TG1传入到Q1后，会通过G1门传送到Q2或者反馈电路Q1-TG2-G2-Q2（此时TG2可能会已经导通，具体情况后续会详细分析）传送到Q2，进而影响到Q3

11、和输出端的状态，使之出现振荡。现在我们讨论能使D得突变信号干扰到输出端的具体时间段数值。由于状态转换延迟时间为tpd2，传输时间为T2，只需在D跳变信号没有在TG1开关截止前传输到Q1即可，也就是说，D跳变信号如果在TG1确定截止后仍没传送到Q1，就不会对后续信号造成影响。那么需要的保持时间T=tpd2-T2。进一步解释就是，如果信号D在CP下降沿后T的时间段发生了跳变，那么跳变的信号就会干扰到后面的信号。 图8 D触发器波形图1.信号D保持时间CP=0时，信号D经过TG1和一个非门到达TG3的输入端，需要两个延迟时间，即2tpd，同时经过一个非门到达TG2又需一个延时时间，即1tpd，因而信

12、号D的保持时间thold = 2tpd + tpd = 3tpd 。2.CP频率要求当CP从0变为1的上升沿时刻，TG3和TG2导通。此时触发器1将输入信号D保存下来，并且经过两个延时时间，即2tpd，信号D经过TG3和非门到达输出端，tout = 2tpd 。由信号D的保持时间和输出时延可得，时钟CP的高低电平保持时间须分别满足以下条件：tCPL thold = 3tpdtCPH tout = 3tpd则：TCP = tCPL + tCPH 6tpdfCP 1 / 6tpd5.将设计的D触发器转换成JK触发器和T触发器5.1 D触发器转换成JK触发器D触发器的状态方程是：Q*=D；jk触发器

13、的状态方程是：Q*=JQ+KQ。让两式相等可得：D=JQ+KQ。用门电路实现上述函数即可转换成为jk触发器 图9 D触发器转换JK触发器电路图5.2 D触发器转成T触发器 图10 D触发器转换称T触发器电路图6CMOS构成的D触发器与TTL构成的D触发器比较常用的TTL型双D触发器74LS74引脚功能如图8所示，CMOS型双D触发器CC4013引脚功能如图9所示。 图8 74LS74引脚功能图9 CD4013引脚功能74LS47和74HC47都是双D触发器，其功能比较的多，可用作寄存器，移位寄存器，振荡器，单稳态，分频计数器等功能。 不同的是74LS74是由TTL门电路构成而74HC74是由C

14、MOS门电路构成，下面我将分析比较两块芯片的功能。下面以TTL电路:74LS74芯片和CMOS电路:74HC74芯片为例,讨论TTL以及CMOS电路的特点,进而分析好坏。为了比较方便，参数均采用额定参数.具体参数见表3所示. 表 3 74LS74, 74HC74部分参数对照表74LS7474HC74功耗P（mw）20.004传输延迟Tpd(ns) 19ns17 nsTplh(ns)1320Tphl(ns)25 20Tsu(ns)2016 Th(ns)53.0 TA()0-70-4085 二者比较分析：1.静态功耗CMOS集成电路采用场效应管，且都是互补结构，工作时两个串联的场效应管总是处于一个

15、管导通另一个管截止的状态，电路静态功耗理论上为零。实际上，由于存在漏电流，CMOS电路尚有微量静态功耗。根据上表的数据可知，74HC74芯片的静态功耗为0.004mw。同时74LS74芯片通过提高电路中个电阻的阻值，改变电阻的连接方向，降低了功耗。通过上表参数可知，74LS74的功耗为20mw。两者相比较，虽然功耗都非常低，接近于0，但是CMOS集成电路74HC74芯片的静态功耗更低，两个相差四个数量级。2.工作电压围CMOS集成电路供电简单，供电电源体积小，基本上不需稳压。由上表可知,74HC74芯片的供电电源围为2-6V,远远大于74LS74芯片的供电电源围4.75-5.35V。3.逻辑摆

16、幅CMOS集成电路的逻辑高电平1、逻辑低电平0分别接近于电源高电位VDD及电源低电位VSS。由上表可知，输出电压Uout为 0.5 -VCC + 0.5,当VDD=6V，VSS=0V时，输出逻辑摆幅近似7V。而74LS74芯片的输出电压摆幅为(3.5-0.35)V=3.15V。因此，CMOS集成电路74HC74芯片的逻辑摆幅比TTL集成电路的74LS74大，似的电源电压得到了充分的利用。4.抗干扰能力CMOS的高低电平之间相差比较大、抗干扰性强，TTL则相差小，抗干扰能力差。根据上表中的参数可知,74HC74芯片的高低电平差距为7V,74LS74芯片的高低电平差距为3.15V.所以可知74HC

17、74芯片的抗干扰能力更强.根据上表的参数无法计算出电压噪声容限,所以只能利用典型值进行定性分析.CMOS集成电路的电压噪声容限的典型值为电源电压的45%，保证值为电源电压的30%。随着电源电压的增加，噪声容限电压的绝对值将成比例增加。对于VDD=15V的供电电压（当VSS=0V时），电路将有7V左右的噪声容限.5.扇出系数扇出能力是用电路输出端所能带动的输入端数来表示的。由于CMOS集成电路的输入阻抗极高，因此电路的输出能力受输入电容的限制，但是，当CMOS集成电路用来驱动同类型，如不考虑速度，一般可以驱动50个以上的输入端.通常门的驱动能力由前级门输出的高低电平，输出的驱动电流及后级门的输入

18、电流等参数决定。当两个电路驱动同类型的电路时，CMOS电路的驱动能力比TTL电路强得多。但是，静态情况下估算出的CMOS门扇出系数往往很大，实际使用时考虑到门电路的输入电容等因素的影响，电路中的充、放电将直接影响到信号的传输速度。因此，在信号的频率较高时，CMOS电路的扇出系数一般取1020左右。用CMOS驱动CMOS门时通常不考虑扇出系数。用CMOS直接驱动TTL门肘，通常一个只能驱动一个。6.集成度，温度稳定性能由于CMOS集成电路的功耗很低，部发热量少，所以集成度可大大提高。而且，CMOS电路线路结构和电气参数都具有对称性，在温度环境发生变化时，某些参数能起到自动补偿作用，因而CMOS集

19、成电路的温度特性非常好。由上表可知74HC74的工作温度围为-4085，而74LS74的工作温度围是0-70。因此，CMOS集成电路74HC74芯片的温度稳定性能相比于CMOS集成电路74HC74芯片更好，同时集成度也更高。 7.传输时间根据上表的参数可知，CMOS集成电路74HC74芯片的传输延迟时间为17 ns，TTL集成电路的74LS74芯片的延迟时间为19ns，两者传输延迟时间同一数量级，大小几乎相等，传输时间都很短，传输速度快。TTL电路以双极型晶体管为开关元件，所以又称双极型集成电路。双极型数字集成电路是利用电子和空穴两种不同极性的载流子进行电传导的器件。它具有速度高（开关速度快）

20、、驱动能力强等优点，但其功耗较大，集成度相对较低。TTL电路以双极型晶体管为开关元件，所以又称双极型集成电路。双极型数字集成电路是利用电子和空穴两种不同极性的载流子进行电传导的器件。它具有速度高（开关速度快）、驱动能力强等优点，但其功耗较大，集成度相对较低。MOS电路又称场效应集成电路，属于单极型数字集成电路。单极型数字集成电路中只利用一种极性的载流子（电子或空穴）进行电传导。它的主要优点是输入阻抗高、功耗低、抗干扰能力强且适合大规模集成。CMOS与TTL电路相互比较：1）TTL电路是电流控制器件，而CMOS电路是电压控制器件。 2）TTL电路的速度快，传输延迟时间短(5-10ns)，但是功耗

21、大。COMS电路的速度慢，传输延迟时间长(25-50ns),但功耗低。COMS电路本身的功耗与输入信号的脉冲频率有关，频率越高，芯片集越热，这是正常现象。 3）由于CMOS集成电路的功耗很低，部发热量少，而且，CMOS电路线路结构和电气参数都具有对称性，在温度环境发生变化时，某些参数能起到自动补偿作用，因而CMOS集成电路的温度特性非常好。一般瓷金属封装的电路，工作温度为-55 +125；塑料封装的电路工作温度围为-45 +85。4) CMOS电路是电压控制器件，输入电阻极大，对于干扰信号十分敏感，因此不用的输入端不应开路，接到地或者电源上。CMOS电路的优点是噪声容限较宽，静态功耗很小。 7

22、.CMOS D触发器的应用CD4013触摸开关M为触摸电极片，手指摸一下M，使人体泄漏的交流电在R4上的压降，其正半周信号进入IC1的第3脚即单稳态电路的CP端，使单稳态电路反转进入瞬时，其输出端Q即1脚由原来的低电位跳变为高电位，此高电位经R1向C2充电，使4脚即R1端的电位上升，当上升到复位电位时，单稳态电路复位，1脚恢复低电位。所以每触摸一次电极片M，1脚就输出一个固定宽度的正脉波。此正脉波将直接加到11脚即双稳态电路的CP端，使双稳态电路反转一次，其输出端Q即13脚电位就改变一次。当13脚为高电位时，Q1的基极透过R2获得正向电流而开通，使继电器动作，进而以它的接点来做控制。由此可见，

23、每触摸一次电极片M，就能实现继电器“开”或“关”的动作。图10 CD4013触摸开关电路原理图8.总结总结：在撰写数电研讨论文的过程，学生逐字推敲，精益求精，力求使整个论文思路清晰，文笔简洁，格式正确，讲解透彻而不累赘，希望通过这篇论文对自己的数电研讨成果做一个阶段性的总结，同时加深自己对相关知识的理解。在撰写这篇研讨时，我查阅很多资料，对D触发器进行了充分的原理，对书本上有关CMOS电路和TTL电路进行了复习。与此同时，我浏览了很多课外文献，发现了一片更广阔的天空，阅读大家的思想可以让自己有巨大的收获！通篇来看，本文：1.注重理论知识与实际的联系。在研究D触发器理论的同时，对实际芯片74HC

24、74与74LS74相比较，从功耗、抗干扰能力等方面进行对比分析，既在理论方面上对D触发器进行了掌握，也在实际方面对D触发器的应用有了些许了解。 2.注重哲学思想（从局部到整体，再从整体到局部，辨证思想）的运用。哲学是知识中的知识，首先应用局部到整体的思想，分析构成D触发器的门电路:传输门和与非门，再从整体到局部分析其性能。紧接着用辩证的思想对74HC74和74LS74进行分析，分析其优缺点。3.注意对软件的应用。在撰写这篇论文时，我用multisim进行仿真，在利用multisam仿真软件的过程中，不断的了解了仿真软件的使用方法，为以后的理论学习和动手实践都打下了基础。感想：通过这次研究性学习

25、，重新温习了很多以前渐渐被淡化的知识，让我充分理解了，实践是检验真理的唯一途径。有时候课本上不太理解的东西，光靠看书效果并不理想，但是只要实践、仿真、学习，就可以理解明白。这次研究性学习提高了我独立自主思考，合作同学解决问题的能力，培养了我发散思维看实际生活中的“数电”，充分学习学以致用的思想。在这次撰写论文的收获，首先我提高了系统分析能力，比如学习D触发器不仅仅是学会D触发器就可以了，还要通过联系JK触发器，T触发器等，进行系统的分析，再今后的学习，工作中，系统思想要贯穿始终；其次提高了运用辨证思想提升自己的能力，这使我看待事物更加客观，更加理性，更加全面。在工程运用的方面，有很多芯片具有相

26、近的功能，要综合考虑电路需求，运用辩证的思想挑选最适合的芯片，其实，在以后生活中方方面面都可以运用到这个思想。在接下来的学习和事件过程中，我将要做到;1.扎实的功底，扎实的功底是兴趣的来源也是学习取得动力，如果书本上的只是都学不好将难以取得更大的进步。2.多阅读课外文献，好的知识，不仅来自于书本，更来自于思想，要充分借鉴别人的思想，不能固步自封。3.将哲学的辩证思想渗透到学习当中，生活离不开哲学，哲学是一种重要的思想，用哲学来提升自己的学术价值。参考文献1侯建军.数字电子技术基础M. 高等教育，2007，122薛忠杰.CMOS门电路延迟时间经验模型与估算J. 中国集成电路，总第33期3王接枝,熊熙烈,吕岿,黄先恺,何锦军.CMOS触发器在CP边沿的工作特性研究J. 电子技术应用，2007，第四期4东丰，纪玲.D触发器在开关信号中的应用J.中国高新技术企业，2008-12-155周润德.数字集成电路设计课件M.清华大学,2004-12-1