数字电子计数器正文.docx

1、数字电子计数器正文数字电子计数器正文数字电子技术课程设计 摘 要 数字钟是一种用数字显示秒、分、时的计时装置，与传统的机械钟相比，它具有走时准确、显示直观、无机械传动装置等优点，因而得到了广泛的应用。大家都知道小到人们日常生活中的电子手表，大到车站、码头、机场等公共场所的大型数显电子钟。 数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。目前，数字钟的功能越来越强，并且有多种专门的大规模集成电路可供选择。数字钟适用于自动打铃、自动广播，也适用于节电、节水及自动控制多路电器设备。 多功能数字钟由以下几部分组成:555定时器组成的多谐振荡器构成秒脉冲发生器;校正电路;音响电路

2、;六十进制的秒、分计数器和十或二十进制的时计数器;秒、分、时的数码显示部分;报时电路等。 1 数字电子技术课程设计 1 课题分析 字钟实际上是一个对标准频率(1Hz)进行计数的计数电路。由于计时的起始时间不可能与标准时间(如北京时间)一致，故需要在电路上加一个校时电路。同时标准的1Hz时间信号必须做到准备稳定。一个用来计时、分、秒的数字钟，主要由振荡器、分频器、计数器、译码器、显示器和校时电路六个部分组成。要想构成数字钟，首先应选择一个脉冲源能自动地产生稳定的标准时间脉冲信号。而脉冲源产生的脉冲信号的频率较高，因此，需要进行分频，使高频脉冲信号变成适合于计时的低频脉冲信号，即“秒脉冲信号”(频

3、率为1HZ)。经过分频器输出的秒脉冲信号到计数器中进行计数。 计时的规律是:当计到60秒时，秒电路的十位十进制74LS90的Q3端为高电平，送到分电路的个位十进制74LS90的CKA端(低电平有效)，作为分脉冲信号。同理，我们易知分电路也是怎样给时电路提供时脉冲信号的。各计数器的输出端输出不同的8421BCD码，经译码器、驱动器到数字显示器，从而把对应的“秒”、“分”、“时”以数字的形式显示出来。我们为了实现报时功能，在主体电路上加有音响电路，整点报时电路，闹钟电路等电路。 2 数字电子技术课程设计 2 方案的选择与讨论 2.1 时间脉冲产生电路 2.2.1 方案一:石英晶体振荡器 振荡器是数

4、字钟的核心。振荡器的稳定度及频率的精确度决定了数字钟计时的准确程度，通常选用石英晶体构成振荡器电路。石英晶体振荡器框图如图2.2.1所示,它的作用是产生时间标准信号，从图中的各元器件值经过推算可知道它的精确度挺高的。因此，一般采用石英晶体振荡器经过分频得到这一时间脉冲信号。在我们本课程设计中没有选择它,我们现在搞课程设计目的主要还是多弄懂原理知识，所以未采用这个电路。 图2.2.1 石英晶体振荡器电路图 图2.2.2 555多谐振荡器电路图 2.2.2 方案二: 555与RC组成的多谐振荡器 由集成电路定时器555与RC组成的多荡器作为时间标准信号源，如图2.2.2。555定时器的内部结构的够

5、成能让我们学到关于多方面的知识,因为其内部主要电压比较器、电阻分压器、与非门组成的基本RS触发器、放电管、输出缓冲级等组成，并且考虑到系统尽量采用同类型的元器件，这里就选用了此方案。这里选用由555构成的多谐振荡器，设振荡频率f0=1kHz，其电路参数如图2.2.2所示。 3 数字电子技术课程设计 2.2 分频器 振荡器产生的时标信号通常频率很高，为了得到1Hz的秒信号，需要对振荡器的输出信号进行分频。分频器的级数和每级的分频次数要根据标准频率来定。在我们的课题中首先让555定时器产生1ms的脉冲信号，然后依次经过用74LS90构成的3个十进制计数器，即可从最后的那个十进制计时器的Q3端得到周

6、期为1s的脉冲信号。 计时器 采用同步时序逻辑电路，计时器组中的触发器采用相同的触发信号，按条件2.3.1 方案一:同步时序逻辑电路 进行计数，这种方法的时钟信号单一，有利于校时控制，唯一的缺点是进位信号较复杂。 2.3.2 方案二:异步时序逻辑电路 采用异步时序逻辑电路，按时，分，秒电路各设计三个计数器实现计时功能。秒计数器用1Hz脉冲信号驱动，分计数器用秒计数器的进位信号驱动，时计数器用分计数器的进位信号驱动。这种方案的逻辑关系比较简单，容易模块化，虽有缺点，小时和分钟计数器的触发脉冲周期较长，不利于在校时时利用与非门对时钟信号进行切换，但这种方案便于手工制作。故选用此方案。 2.4 译码

7、器显示电路 因本课题全部采用十进制集成块，因而计数器的译码显示均采用BCD七段译码器，显示器采用共阳的一位数码管。 2.5 校时电路 实际的数字钟表电路由于秒脉冲信号的精确性不可能做到完全准确无误，加之电路中的其他原因，数字钟会产生走时误差的现象，因此，电路中就应该有校准时间功能的电路。本设计校时电路是将各个位上的使能端引出接一个双刀开关，两个与非门的一端分别经过开关SW4和SW5接进位信号，另一端接+5V电压，并由开关SW3来控制。校正某位上的时间时，可以将相应位的开关接到2端，就能实现校时功能。实现校时电路的方法有很多，采用基本R-S触发器构成单脉冲发生器是其中的一种，电路如图2.5所示。

8、4 数字电子技术课程设计 图2.5 校时电路图 5 数字电子技术课程设计 3 数字钟系统主体流程框图 经过方案的选择与讨论，得到多功能数字电子钟系统的整体框图如图3所示，主体电路完成数字钟的基本功能，我们在设计的过程中还扩展了其他功能,如整点报时电路和闹钟电路等. 该系统的工作原理是:振荡器产生的稳定的高频脉冲信号，作为数字钟的时间基准，再经分频器输出标准的秒脉冲，计数器的输出经译码器送显示器。计数出现误差时可以用校时电路进行校时，校分，校秒。扩展电路必须在主体电路正常运行的情况下才能进行功能扩展，采用与非门接到分计数器和秒计数器相应的输出端，使计数器运行到差十秒整点时，利用分频器输出的500

9、Hz和1000 Hz。 图3 数字钟系统主体流程框图 6 数字电子技术课程设计 4 主体单元电路的设计 4.1 振荡器的设计 振荡器是数字钟的核心。振荡器的稳定度及频率的精确度决定了数字钟计时的准确程度，这里精确度要求不高，采用由集成电路定时器555与RC组成的多谐振荡器。555定时器的引脚功能图和功能表分别如图4.1和表4.1所示，这里选用555定时器构成多谐振荡器，设震荡频率f0=1kHz，电路及参数如图4.1.1 所示。 图4.1 555触发器的引脚图 表4.1 555定时器的引脚功能表 7 数字电子技术课程设计 图4.1.1 555多谐振荡器电路图 多谐振荡器的振荡频率为: 代入图中给

10、出参数计算得RV=2.5K欧姆。 4.2 分频器的设计 分频器的功能主要有两个:一是产生标准秒脉冲信号;二是提供功能扩展电路所需要的信号，如仿电台报时用的1KHz的高音频信号和500Hz低音频信号等。选用3片中规模集成电路异步二、五进制计数器74LS90可以完成上述功能。因为每片1/10分频，3片级联可以获得所需要的频率信号，即第一片的Q3端输出频率为100Hz，第2片的Q3端输出频率为10Hz，第3片的Q3输出频率为1Hz，如图4.2所示。 图4.2 三级十分频电路图 8 数字电子技术课程设计 4.3 时分秒计数器的设计 4.3.1 分秒计数器六十进制的设计 分和秒计数器都是模M=60计数器

11、，其计数规律为00-01-58-59-00选用一片74LS90作十位计数器，而再用一片74LS90作个位计数器，再将它们级联组成模数M=60的计数器。分和秒电路很相似，只是它们的时钟脉冲不同而已。 74LS90BCD码十进制计数时序表 表4.3.2 二-五混合十进制计数时序表 9 数字电子技术课程设计 表4.3.3 74LS90的置0和置9功能表 我们经过仔细的分析和探讨,再经过计算得到了分电路和秒电路怎样用74LS90来够成的,秒电路的秒脉冲信号来自三级分频器所得的信号,而分电路则来自秒电路，当秒电路计数到59秒时，秒电路的十位为0101，而个位为1001，这样就把四个高电平相与作为分电路的

12、进位信号。我们设计的分秒电路如图4.3.1所示。 图4.3.1 六十进制分、秒电路图 10 数字电子技术课程设计 4.3.2 时计数器的设计 用两片74LS90实现二十四进制计数器，首先把两片74LS90都接成十进制，并且两片之间连接成具有十的进位关系，即接成一百进制计数器，然后在计到24时，十位和个位同时清零。计到24时，十位的Q1=1，个位的Q2=1，应分别把这两个信号连接到双方芯片的R0(1)和R0(2)清零端。 计时电路的个位时钟信号来自秒、分电路产生59分59秒两个信号相与的结果，如图4.3.2所示。 图4.3.2 二十四进制计时电路图 4.4 校时电路的设计 校时电路主要完成校分和

13、校时，它包含了去抖动电路。选择校分时，拨动一次开关，分自动力加一;选择校时时，拨动一次开关，小时自动加一。校时校分应准确无误，能实现理想的时间校对。校时校分应切断秒、分、时计数电路之间的进位连线。如图4.4所示，虚框 校时开关功能表 11 数字电子技术课程设计 4.4校时电路电路图 4.5 整点报时电路 所谓整点报时，只报时不报分。为了简化电路，每当计到59分50秒时开始报时，响一秒停一秒，正好响五次。前四次为低音，最后一次为高音。如图 4.5 12 数字电子技术课程设计 图4.5 整点报时电路图 4.6 译码显示电路 我们采用一位一体的共阳极数码管做电路的显示设备，加上74LS47做译码器，

14、电路图如图 4.6 图4.6 74LS47与数码管连接框图 13 数字电子技术课程设计 5 主体电路的装调 级联时如果出现时序配合不同步，或尖峰脉冲干扰，引起逻辑混乱，可以增加多级逻辑门来延时，如果显示字符变化很快，模糊不清，可能是由于电源电流的跳变引起的，可在集成电路器件的电源端Vcc加去耦滤波电容，通常用几十微法的大电容0.01F的小电容相并联。画数字钟的主体逻辑电路图。经过联调并纠正设计方案中的错误和不足之处后，再测试电路的逻辑功能是否满足设计要求，最后画出满足设计要求的总体逻辑电路图。 14 数字电子技术课程设计 6 仿真测试和误差分析 6.1 仿真测试 1.启用proteus，对于我

15、们所需要测试的参数主要是振荡电路输出脉冲周期及脉冲稳定性。 2.从元器件库中调出各种系列的芯片，电容，电感，电阻以及示波器等我们所需要的各种元器件，元器件调出后，认真连接各元件，对元器件的位置进行调整以求电路原理图美观简易，并保存图，使布局比较合理。 3.点击proteus的测试按钮，对电路系统进行测试，观察数码管显示时间的变化。 6.1 误差分析 综合分析可以知道在测试电路的过程中可能带来的主要误差因素有:元件本身存在误差;焊接时，焊接点存在微小电阻;万用表本身的准确度而造成的系统误差;读数有误差;电源输出电压的不稳定等。 15 数字电子技术课程设计 心得体会 通过这次对数字式电子计时器的设

16、计与制作,让我了解了设计电路的程序，也让我了解了关于数字式电子计时器的原理与设计方法，要设计一个电路总要先用仿真，仿真成功之后才实际接线的。但是最后制作出来的成品却不一定与仿真时完全一样，因为，在实际接线中有着各种各样的条件制约着。而且，在仿真中无法成功的电路接法，在实际中因为芯片本身的特性而能够成功。所以，在设计时应考虑两者的差异，从中找出最适合的设计方法。 通过这次学习，让我对各种电路都有大概的了解并掌握了许多数字电子技术知识，不仅在理论上，而且在动手能力方面得到大大的提高。所以说，坐而言不如立于行，对于这些电路还是应该自己动手实际操作才会深刻理解。在此次设计的数字式电子计时器过程中，我更

17、进一步地熟悉了芯片的结构、管脚图、功能表及掌握了各芯片的工作原理和其具体的使用方法。而且这些知识是对我们大学生来说十分宝贵的实践经验，是无法在课堂上获得的，是现今社会最重视的同时也是我们最需要提高的部分。总之，我们在本次课程设计中获得了不少的知识和实践经验财富，促进我们能更快乐的去学习。 16 数字电子技术课程设计 致 谢 本次数字电子技术课程设计的顺利完成，我要特别感谢胡新晚老师，是她平时尽心尽力的讲课让我对数字电子技术这门课程有了更加深刻的理解，培养了相对扎实的数字电子技术理论基础。另外，在整个过程中，班级全体同学在一起讨论、研究，互相帮助，为这次课程设计营造了良好的气氛。通过这次设计，我

18、的理论知识掌握得更扎实，动手能力明显提高。同时，通过网上搜索等多方面的查询资料，我学到许多在书本上没有的知识。仿真做的效果很好;实物焊接出来不一定有能达到效果。这也让我认识到理论联系实践的重要。理论学得好，但如果只会纸上谈兵，工科是重实践，但没理论也不能理解实践原理。 17 数字电子技术课程设计 参考文献 【1】华容茂.电工、电子技术实习与课程设计.北京:电子工业出版社，2000. 【2】何金茂.数字电子技术导论.西安: 西安交通大学出版社，2007. 【3】阎 石.数字电子技术基础.北京: 高等教育出版社，1989. 【4】谢自美.电子线路设计?实验?测试.武汉: 华中科技大学出版社，2006. 【5】汤继华.常用集成芯片使用.北京: 北京理工大学出版社，1995. 【6】张乃国.电子测量.北京: 人民邮电出版社，1985. 【7】彭介华.电子技术课程设计指导.北京: 高等教育出版社， 18 1997. 数字电子技术课程设计 附录一 proteus仿真图 数字电子技术课程设计 附录二 数字式电子计时器完整原理图 20 数字电子技术课程设计 附录三 数字式电子计时器PCB图 21 数字电子技术课程设计 附录四 元件清单 22