ImageVerifierCode 换一换
格式:DOCX , 页数:22 ,大小:2.53MB ,
资源ID:4477128      下载积分:3 金币
快捷下载
登录下载
邮箱/手机:
温馨提示:
快捷下载时,用户名和密码都是您填写的邮箱或者手机号,方便查询和重复下载(系统自动生成)。 如填写123,账号就是123,密码也是123。
特别说明:
请自助下载,系统不会自动发送文件的哦; 如果您已付费,想二次下载,请登录后访问:我的下载记录
支付方式: 支付宝    微信支付   
验证码:   换一换

加入VIP,免费下载
 

温馨提示:由于个人手机设置不同,如果发现不能下载,请复制以下地址【https://www.bdocx.com/down/4477128.html】到电脑端继续下载(重复下载不扣费)。

已注册用户请登录:
账号:
密码:
验证码:   换一换
  忘记密码?
三方登录: 微信登录   QQ登录  

下载须知

1: 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。
2: 试题试卷类文档,如果标题没有明确说明有答案则都视为没有答案,请知晓。
3: 文件的所有权益归上传用户所有。
4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
5. 本站仅提供交流平台,并不能对任何下载内容负责。
6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

版权提示 | 免责声明

本文(FPGA原理图方式设计流程.docx)为本站会员(b****5)主动上传,冰豆网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对上载内容本身不做任何修改或编辑。 若此文所含内容侵犯了您的版权或隐私,请立即通知冰豆网(发送邮件至service@bdocx.com或直接QQ联系客服),我们立即给予删除!

FPGA原理图方式设计流程.docx

1、FPGA原理图方式设计流程2 Quartus II软件的使用、开发板的使用 本章将通过3个完整的例子,一步一步的手把手的方式完成设计。完成这3个设计,并得到正确的结果,将会快速、有效的掌握在Altera QuartusII软件环境下进行FPGA设计与开发的方法、流程,并熟悉开发板的使用。2.1 原理图方式设计3-8译码器一、设计目的 1、通过设计一个3-8译码器,掌握祝组合逻辑电路设计的方法。 2、初步了解QuartusII采用原理图方式进行设计的流程。 3、初步掌握FPGA开发的流程以及基本的设计方法、基本的仿真分析方法。二、设计原理三、设计内容四、设计步骤1、建立工程文件1)双击桌面上的Q

2、uartus II的图标运行此软件。开始界面 2)选择File下拉菜单中的New Project Wizard,新建一个工程。如图所示。新建工程向导 3)点击图中的next进入工作目录。新建工程对话框 4)第一个输入框为工程目录输入框,用来指定工程存放路径,建议可根据自己需要更改路径,若直接使用默认路径,可能造成默认目录下存放多个工程文件影响自己的设计,本步骤结束后系统会有提示(当然你可不必理会,不会出现错误的)。第二个输入框为工程名称输入框。第三个输入框为顶层实体名称输入框,一般情况下保证工程名称与顶层实体名称相同。设定完成后点击next。指定工程路径、名称 5)设计中需要包含的其它设计文件

3、,在此对话框中不做任何修改,直接点击next。工程所需其它文件对话框 6)在弹出的对话框中进行器件的选择。在Device Family框中选用Cyclone II,然后在Available device框中选择EP2C35F484C8,点击next进入下一步。器件选择界面 7)下面的对话框提示可以勾选其它的第三方EDA设计、仿真的工具,暂时不作任何选择,在对话框中按默认选项,点击next。第三方EDA工具选择 8)出现新建工程以前所有的设定信息后,点击finish完成新建工程的建立。工程信息2、建立图形设计文件1)在创建好设计工程后,选择File下拉菜单中New菜单。工程下新建设计文件 2)在

4、New对话框中选择Device Design Files页下的Block Diagram/Schematic File,点击OK,出现原理图编辑窗口。建立Block Diagram/Schematic File原理图编辑界面图形编辑器 3)在图形编辑器窗口的工作区双击鼠标左键,或点击图中的符号工具按钮,用鼠标点击单元库前面的“+”号,展开元件库,选择所需要的元器件,点击OK按钮,所选的符号将显现在图形编辑器的工作区域。元件库对话框选择所需的元件用库元件按原理图完成设计设计好的原理图顶层文件 4)完成图形编辑的输入后,需要保存设计文件,该原理图文件作为本设计的顶层文件,注意顶层文件的名称要与工程

5、名一致。保存顶层文件3、 对设计文件进行编译点击菜单栏中的Start compiler按钮进行设计文件的全编译。如果文件有错,在软件的下方会提示错误的原因和位置。整个编译完成,软件会提示编译成功。编译4、 对设计文件进行仿真1)创建一个波形文件,在File下拉菜单中选择New,选取对话框的Other File标签下的VectorWaveform File,点击OK,打开一个空的波形编辑器窗口。建立一个仿真波形文件波形文件设置界面 2)加入输入、输出端口,在波形编辑器窗口的左边端口名列表区双击,在弹出的菜单中选择Node Finder按钮。Insert Node or Bus对话框 3)出现No

6、de Finder界面后,在Filer列表中选择Pins:all,点击List,在Node Finder窗口出现所有的信号名称,点击中间的“”按钮则Selected Nodes窗口下方出现被选择的端口名称,点击OK。Node Finder对话框Node or Bus 其他设置(暂不设置时点击OK)波形编辑器中已加入的端口5)制定输入端口的逻辑电平变化,最后保存该仿真波形文件,文件名与工程名相同。波形编辑器工具栏编辑输入端口波形保存波形文件6)进行仿真设置。在软件中选择Assignments 下拉菜单下的setting命令,打开仿真器设置窗口。设置菜单选择Simulator Settings页面

7、下的simulator mode下的Funtional,即做功能仿真,(也可选择simulator mode下的Timing,即做时序仿真,则下面的产生功能仿真网表文件可以跳过,直接Start simulation)然后点击OK即可。仿真设置功能仿真(or时序仿真)设置然后产生功能仿真网表文件,选择Processing下拉菜单下Generate Function Simulation,产生功能仿真网表;产生功能仿真网表(功能仿真必做,时序仿真不需要该步)点击开始仿真的START按钮开始进行仿真:运行仿真后的仿真结果5 引脚分配6 完整工程的编译7 下载到目标器件 1)下载设置 2)下载 五、实验现象

copyright@ 2008-2022 冰豆网网站版权所有

经营许可证编号:鄂ICP备2022015515号-1